原创 在三月，想起了凡高

你好！我给你发了封邮件，附件里是副图，我想听听你对它的理解，谢谢。

不清楚，一开始我也是这么想的，但我得听老师的指示做事。呵呵...我的邮箱cugbyangrui@sina.com 谢谢

数据不让进cpu，并不等于需要另外写模块控制阿。CPU可只执行控制中断处理，然后通过设置DMA，让DMA实现数据的发送和接收。这样的话，大批量的数据传输是不会经过CPU的，而且实现出来比自己写状态机灵活多了。

留个邮箱吧。

谢谢……之所以这么复杂，是因为老师要求不让数据进Nios cpu，而且实现mac的数据传输，不要物理层，所以就得自己写状态机控制MAC. 我昨天下午在网上找了好久,都没找到在那下载XILINX的ISE6.1，我现在已经把tse_mac control interface 的状态机改好了，我接下来要写FIFO RX/TX 的状态机。我现在还不知道该怎么写，所以想试试你说的stateCAD,您知道哪能免费下载吗？

针对你的毕业设计，你最好把对tse的研究放到一个具体的应用环境中，比如实现和PC机之间互发以太网包实现数据传输。在这样的环境下，你就会清楚控制和数据端口的实际意义。不知道你有没有硬件开发板，如果没有的话，也可以在仿真环境中学习、开发。比如在testbench里面，通过编写程序实现上述的软件状态机。通过仿真环境来学习的前提是，你一定要熟练掌握仿真工具的使用，磨刀不误砍柴工，这样才能在短时间内反复多次调试，加快开发进程。

针对状态机的学习，我有以下几点建议：1.状态机最直观简便的设计输入方法是状态图，可以采用StateCAD设计状态机，先通过这个工具完成设计，再通过学习自动生成的VHDL和Verilog代码研究如何描述状态机。2.状态机可以用硬件实现，也可以用软件实现，方法不同，目的都是为了实现对外部设备的控制，所以，可以考虑通过SOPC Builder中的System Console或者我开发的Avalon_vjtag_master来实现软件状态机，软件状态机的优势在于灵活、开发快速；通过上述两个软件工具，可以学习外设的使用和操作方法，等到对外设的特性掌握后，再考虑采用硬件状态机来实现。

你的心情我能理解一部分：我也在毕业设计期间彷徨无助过，我也在学习状态机设计的过程中不知如何入手过。我想，通过毕业设计期间的锻炼和学习，你一定能够走出困惑，找到自己的职业发展方向的。

这一星期我一直在学习写状态机，用它配置tse_mac的配置寄存器。我翻了好多用Verilog 写状态机的资料，我现在试着用testbench里的tse_mac_tb.v里的control state machine 试图把它改写成我需要的状态机。但我不明白读的数据该怎么处理？而且它里面的配置寄存器的偏移地址跟ug_ethernet里给的都不一样，我很不理解？我写这个状态机只需要配置tse_mac的配置寄存器还是也要控制数据的发送和接受？tse_mac的control interface有一个waitrequest输出,我的状态机根据它的电平来转换状态，但我师兄说这样不对，必须得用reg_busy == 1'b 0 && reg_busy_reg == 1'b1，现在仿真读写都不行，四月初就要中期答辩了，我很怀疑自己到时能不能做出来，今天中午心情很不好，正好妈妈打电话过来，我就说我的毕设题目太难了，妈妈直接就批评了我，当时我就哭了。我觉得心里很难受，我说我以前连C语言都没写过，电路图也没画过。现在直接让我用Verilog写状态机，我一点概念都没有。我天天边学边做，本来就觉得压力挺大的。说着说着我觉得我在给自己找借口，挂了电话。我想了好多，但还是得做下去。

我是想自己写一个Avalon MM master 控制tse_mac的control interface. 我刚开始接触SOPC很多东西我还不太懂，你说的例子我没见过。您方便传给我吗？ 我的QQ:601736007