初次接触CPLD，初次接触Verilog，记录下自己学习的痕迹。
刚开始接触CPLD，曾听说CPLD/FPGA属于硬件层的可编程芯片，而Verilog属于硬件描述语言，其它便不知道了，感觉无从下手。
便找了块青创科技的板子，算是开始了CPLD的道路。
1、还没有了解CPLD内部结构，看了下CPLD由几部分构成，分为Bank1、Bank2、供电模块。
2、了解Quartus的安装，及建了第一个工程CPLD_Module。
3、看《Verilog程序设计和EDA设计》，硬记住些基本语法。
接触一门新语言的过程是痛苦的，但硬着头皮看几天，慢慢也就习惯了，嗯，一定要坚持下去
/3 
leawise_816723039 2014-5-4 11:00