时间 |
记录 |
版本号 |
2012-05-23 |
初版 |
Rev 1.0 |
2012-07-29 |
增加读AD值是第25个CLK的时序 |
Rev 1.1 |
2012-12-27 |
|
Rev 1.2 |
|
|
|
图 目 录
表 目 录
条件 |
速度 |
增益 |
RMS 噪声 |
P -P 噪声 |
ENOB(RMS) |
NOISE-FREE BITS |
AVDD=5V VREF=5V |
10Hz |
64 |
32nV |
242nV |
21.2 |
18.3 |
128 |
30nV |
183nV |
20.3 |
17.7 |
||
80Hz |
64 |
105nV |
484nV |
19.5 |
17.3 |
|
128 |
80nV |
421nV |
18.9 |
16.5 |
||
AVDD=3V VREF=3V |
10Hz |
64 |
32nV |
192nV |
20.5 |
17.9 |
128 |
28nV |
156nV |
19.7 |
17.2 |
||
80Hz |
64 |
63nV |
383nV |
19.5 |
16.9 |
|
128 |
73nV |
358nV |
18.3 |
16 |
序号 |
引脚名称 |
输入/输出 |
说明 |
1 |
DVDD |
P |
数字电源 |
2 |
DGND |
P |
数字地 |
3 |
CLKIN |
DI |
外部时钟输入 |
4 |
GAIN |
AI |
增益选择:GAIN=0,PGA=64;GAIN=1,PGA=128 |
5 |
CAP1 |
AI |
PGA放大器输出,CAP1、CAP2之间外接0.1uF电容 |
6 |
CAP2 |
AI |
|
7 |
AINP |
AI |
通道正输入 |
8 |
AINN |
AI |
通道负输入 |
9 |
REFN |
AI |
参考电压负输入端 |
10 |
REFP |
AI |
参考电压正输入端 |
11 |
AGND |
P |
模拟地 |
12 |
AVDD |
P |
模拟电源 |
13 |
SPEED |
DI |
输出速率选择;SPEED=0,10Hz;SPEED=1,80Hz |
14 |
|
DI |
Power down控制端口(低电平有效) |
15 |
SCLK |
DI |
SPI时钟端口 |
16 |
|
DO |
SPI数据输入/输出端口 |
文章评论(0条评论)
登录后参与讨论