原创 Synplify在Spartan、Virtex结构中的Control Set

Spartan和Virtex架构中，每个SLICE中的寄存器共享控制信号（时钟，时钟使能，同步置位、复位），这些控制信号的组合叫做一个Control Set。

Synplify可以把这些控制信号移到数据输入，从而减少Control Set数量，改善寄存器布局，但会轻微增加数据路径延时。

属性/指示syn_reduce_controlset_size用来控制Control Set的大小（SLICE放入的寄存器数量的最小值），软件能通过QoR、资源使用情况、目标FPGA架构，自动选择数值。也可手动指定。