原创 FPGA FM调制

2.3  FM调制的基本原理

2.3.1概述

    两个正弦信号振荡器，一个是稳定不变的载波频率fc振荡器；一个是调制频率fm振荡器。载波频率被加在调制振荡器的输出上。进行远距离通信。

2.3.2 FM调制的理论

图2.3  FM调制模型

FM调制的模型如图2.3所示。为基带原始的调制信号，假定调制信号为：

...............................................................................（2.3.1）

假定正弦载波为：

..............................................................................（2.3.2）

在调制时，载波的频谱偏随着调制信号成正比，比例系数为（调频灵敏度）即

........................................................................（2.3.4）

此时相位偏移量为：

...........................................................................（2.3.5）

此时调频信号为：

.................................................（2.3.6）

2.3.2 FM调制的优点

    接收设备解调器设计比较简单，成本比较低。大规模应用在微波中继、超短波小功率电台（窄带）；卫星通信、调频立体声广播（宽带）。

代码

module fm(

                            data_in,

                            sys_clk,

                            en,

                            sys_restn,

                            signal_out

                            );

/////////////////////////////////////////////////////////

input [15:0]data_in;  

input sys_clk;

input sys_restn;

input en;

output [15:0]signal_out;

reg [31:0]signal_out;

wire [9:0]address_sig;

wire [15:0]q_sig;

//////////////////////////////////////////////////////////                  

fm_data fm_data_inst (

       .address ( address_sig ),

       .clock ( sys_clk ),

       .q ( q_sig )

       );

//////////////////////////////////////////////////////////

always @(posedge sys_clk or negedge sys_restn)

       begin

              if(!sys_restn)

              signal_out <= 0;

              else

          signal_out <= q_sig*data_in;

       end

////////////////////////////////////////////////////////////

reg [9:0]count;

always @(posedge sys_clk or negedge sys_restn)

       begin

              if(!sys_restn)

                     count <= 10'd0;

              else if(en)

                            count <= count + 1'b1;

              else

                     count <= count;

       end

///////////////////////////////////////////////////////////

assign address_sig = count;

endmodule