原创 Y话PCB系列——TI 12Gbps DS125BR401A 官方DEMO板鉴赏+学习+找茬（3）

申明： 因各方面原因，如文档有写的不对之处，还请各位大爷指点与包涵。

有些资料信息是网络得来的，如果有资料涉及知识产权方面问题，请与我联系。

欢迎转载，请注明出处，谢谢！

叠层看完了，下边就是信号分析，这是这个板子的重点部分，我将

会把差分线通道的细分成一个个单独的元素来分析

（因不是做信号分析的，不能仿真做到量化分析，只能定性分析，

就算以后遇到这类问题，可以做到有印象，要注意哪些方面）

通道三元素：走线，过孔，焊盘

走线：

一：阻抗

图5

图6

如图5 图6所示：差分线阻抗为100 Ohm 

 线宽线距：5-6.5-5（mil）

在这里就有一个问题了，因为在相同的铜厚，介质厚，参考层情况

下，不同的线宽线距能得到相同的阻抗值，应该怎么选择线宽线

距，从哪些方面来考虑？

下列因素可以做为参考（分先后顺序）：

1：BGA出线

2：PCB生产工艺情况（如设计的线宽太细了，不能生产或良率不高）

3：差分线本身因素（差模阻抗，奇模阻抗，偶模阻抗，从这些方

面来考虑线的反射与串扰）

（《信号完整性分析》中有讲到这些概念与应用）

有差分，分开就是单端阻抗了 ，如图6所示，

单端阻抗为 7.5mil50 Ohm top bottom

                   7mil 50Ohm  inner layer

在相同的铜厚，介质厚，参考层情况下，线宽确定后，单端阻抗，

具有唯一性

在这有个问题，什么情况下在上边情况都确定的情况下，单端阻抗

还会有变化？

二：等长（时序控制）

等长控制可以说是，差分线中最重要的控制手段，高于阻抗控制。

等长没控制好，可能会出现收包问题，也可能因共模信号原因，搞

的EMI问题。（理论上的单一元素考虑问题点）

等长可以分为：

1:整条通道的等长控制

2:整条通道中的某段走线的等长控制（一定走线长度下的，允许误

差值（差分线拐角时引起的不等长））

等长这东西没什么好说的，很直观。

差值一般是5 10 20mil这些数值了，如果在有时间与空间的情况

下，数值可越小越好了

因为等长控制，要会引发一个新的问题，差分线的耦合的情况，如

图7所示的

红箭头所示，看看TI是怎么处理差分线耦合变化的