在刚接触PCB原理图设计的时候,很多人是不会关注图纸Tile Block的。原因是觉得用不上。然而工作的时候这个反而很重要。原因呢,一是形成一个统一标准,便于归档,整洁清楚,二是其中包含重要信息,比如你的大名(O(∩_∩)O)。
然而很多人接触一款软件的时候,往往不知道这玩意在哪设置的,本来就觉得没用,又不好找,干脆就不弄了,反正又不影响最终制板。还有些人觉得这属于形式主义。我则不然,往往一个整齐的版式,才能让人有赏心悦目的感觉。就像西餐,没有好看的点缀和外形,也不会卖的那么贵,嘿嘿。。。
借此,我用Cadence中设计原理图组件OrCAD Capture,演示一个Tile Block的诞生。我使用的软件是Cadence17.4,如需获取点击这里
安装路径下找到Capture.ini文件并打开,
我的路径是这样的D:\cadence174\Cadence\SPB_Data\cdssetup\OrCAD_Capture/17.4.0/Capture.ini
作者: 二月半, 来源:面包板社区
链接: https://mbb.eet-china.com/blog/uid-me-1862109.html
版权声明:本文为博主原创,未经本人允许,禁止转载!
文章评论(0条评论)
登录后参与讨论