 

用户235210

文章：11 阅读：23715 评论：6 赞：45

 好友  私信个人主页

文章 11
原创 0
阅读 23715
评论 6
赞 45

原创 fifo宏模块验证

 2009-10-27 22:45  1625 6 7 分类: FPGA/CPLD

实现fifo的同时读写，保证写始终有效，数据宽度保持和触发时钟周期一致，这样时钟上升沿就能保证在数据有效时间内

仿真结果：

保证写始终有效

写原创有奖励！2025面包板原创奖励正在进行中

上一篇：宏模块altdpram验证
下一篇：三相六拍步进电机的FPGA实现

PARTNER CONTENT

换一换> 更多>

文章评论（1条评论）

登录后参与讨论

用户349741 2011-5-22 19:45

你好，我刚刚接触FIFO，有些问题想请教你，可不可以告诉我你qq号？

查看更多评论

相关推荐阅读

用户235210 2010-01-03 18:59: 近期做的Spartan3E板子的几个实验(1); 旋转开关控制LED ...

用户235210 2009-12-27 16:00: 近期做的Spartan3E板子的几个实验(5); 串行通信实验，设置波特率为9600或19200。在计算机断电的情况下，将实验板的串行接口线接到计算机的RS232接口上，计算机通过RS232接口向实验板发送数据，实验板应该能够正确接收到这些数据，并且...

用户235210 2009-12-27 16:00: 近期做的Spartan3E板子的几个实验(4); PS/2 键盘通信实验。利用实验板上的PS/2接口，实现键盘与实验板间的数据通信，并且将从键盘接收到的信号解码后通过LCD进行显示。 ...

用户235210 2009-12-27 15:57: 近期做的Spartan3E板子的几个实验(3); 运动计时器的设计。设计要求：<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /> ...

用户235210 2009-11-17 17:16: 串—并，并—串转换; 串行数据经过串并转换成4位并行数据输出，而后再经过并串转换成串行数据输出，验证输出与输入相同，只是有延时。详见附录。https://static.assets-stash.eet-china.com/...

用户235210 2009-11-12 16:15: 32个优秀FPGA/CPLD网站; 1. OPENCORES.ORG这里提供非常多，非常好的PLD了内核，8051内核就可以在里面找到。进入后，选择project或者由http//www.opencores.org/browse.cgi...

我要评论

 1

关闭站长推荐

上一条

/4

下一条