原创 【博客大赛】基于DE2-115平台的Giga-Ethernet的设计与实现2

4、设计架构

1、千兆以太网MAC层硬件结构

千兆以太网MAC硬件结构大致分为5个模块，Avalon Interface模块主要用于寄存器的相关定义，诸如数据寄存器、控制寄存器、状态寄存器，除了中断信号，其它信号的访问都要通过寄存器的读写；GE-mac-TX模块用于按照千兆以太网格式发送用户层的数据；GE-mac-Ctrl模块用于控制千兆以太网数据的收发过程，实现流量控制功能，这个模块是一个主控状态机；GE-mac-RX模块用于接收千兆以太网PHY芯片过来的数据并按照千兆以太网协议进行相应的处理；GE-RGMII-management用于访问千兆以太网PHY芯片相关的寄存器。

2、基于GE的高速数据传输SOPC硬件结构

图中示意了高速数据传输的SOPC（System On Programming Chip，片上可编程系统，Altera公司提出的一种概念），图中列出了主要模块，8E1111 Chip是Marvell以太网PHY芯片，支持10/100/1000Mbps传输速率，支持的MAC层传输界面有GMII/RGMII/MII等，但以DE2-115开发板上的网络芯片只支持RGMII及MII两种传输模式，为了实现1000Mbps选择RGMII（上升沿和下降沿进行数据采样）传输模式；DMA用于高速数据搬运；Jtag-uart用于下载和调试；Timer用于系统定时、计时等服务，Flash（还有控制器）用于存放Boot程序等；SDRAM（还有控制器）用于存放程序运行过程中的代码和数据，同时与PC机进行高速的数据交互；Nios II用于系统的控制；Interrupt controller接收系统相关的中断，Nios II收到中断后做对应的处理。

5、设计方法

本项目组准备采用软硬件协同开发的方式，软硬件开发流程具体示意如图，其中比较重要的步骤有1）GE-MAC的Verilog代码的实现；2）SOC系统中部分模块的驱动开发；3）将各个模块进行SOC的集成；4）软硬件联合调试和仿真；5）由于涉及到跨时钟域的处理，因而硬件仿真和测试也相当重要，尤其是烧录开发板以后。主要充分借助DE2-115开发板的资源，利用Altera公司提供的部分IP（如Nios II处理器，DMA，SDRAM控制器等），嵌入式逻辑分析仪等进行本项目的设计开发与实现。

6、设计特点

1）提出两种设计功能，其一，实现利用千兆以太网进行高速数据传输，后续可以进行简单的移植，可以用于数据采集与传输等相关的项目开发中；其二，实现利用千兆以太网进行宽带接入联网，后续日臻完善，可以实现简单的交换机的功能，宽带接入芯片的设计。

2）充分利用了DE2-115开发板上的资源，两片以太网HPY芯片及RJ45连接器。

3）提出将以太网MAC集成到SOC系统，利用Nios II处理器进行控制，千兆以太网进行高速通信。

4）只关注千兆以太网MAC层，其它则利用DE2-115资源和Altera公司提供的资源，节省了开发时间。

5）软硬件协同开发，每人负责一部分，同时加深交流，加快开发的速度。