原创 可编程逻辑器件发展

从可编程器件发展看FPGA未来趋势

可编程逻辑器件的发展历史可编程逻辑器件的发展可以划分为4 个阶段，即从20 世纪70 年代初到70 年

代中为第1 阶段，20 世纪70 年代中到80 年代中为第2 阶段，20 世纪80 年代到90 年代末为第3 阶段，20 世

纪90 年代末到目前为第4 阶段。

第1 阶段的可编程器件只有简单的可编程只读存储器(PROM)、紫外线可擦除只读存储器(EPROM) 和电可

擦只读存储器(EEPROM)3 种，由于结构的限制，它们只能完成简单的数字逻辑功能。

第2 阶段出现了结构上稍微复杂的可编程阵列逻辑(PAL) 和通用阵列逻辑(GAL) 器件，正式被称为PLD，

能够完成各种逻辑运算功能。典型的PLD 由“与”、“非”阵列组成，用“与或”表达式来实现任意组合逻辑，

所以PLD 能以乘积和形式完成大量的逻辑组合。

第3 阶段赛灵思和Altera 分别推出了与标准门阵列类似的FPGA 和类似于PAL 结构的扩展性CPLD，提高

了逻辑运算的速度，具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点，兼容了PLD 和通用门阵

列的优点，能够实现超大规模的电路，编程方式也很灵活，成为产品原型设计和中小规模( 一般小于10000) 产

品生产的首选。这一阶段，CPLD、FPGA 器件在制造工艺和产品性能都获得长足的发展，达到了0.18 工艺和

系数门数百万门的规模。

第4 阶段出现了SOPC 和SOC 技术，是PLD 和ASIC 技术融合的结果，涵盖了实时化数字信号处理技术、

高速数据收发器、复杂计算以及嵌入式系统设计技术的全部内容。赛灵思和Altera 也推出了相应SOCFPGA 产品，

制造工艺达到65nm ，系统门数也超过百万门。并且，这一阶段的逻辑器件内嵌了硬核高速乘法器、Gbits 差

分串行接口、时钟频率高达500MHz 的PowerPC 微处理器、软核MicroBlaze、Picoblaze、Nios 以及NiosII，

不仅实现了软件需求和硬件设计的完美结合，还实现了高速与灵活性的完美结合，使其已超越了ASIC 器件的

性能和规模，也超越了传统意义上FPGA 的概念，使PLD 的应用范围从单片扩展到系统级。未来，赛灵思高层

透露，该公司正在研制采用全新工艺的新型FPGA，这种FPGA 将集成更大的存储单元和其他功能器件，FPGA

正向超级系统芯片的方向发展！

参考资料：《FPGA开发全攻略----------

                                                工程师创新设计宝典》-------张国斌   主编