原创 读书小记(一) (2012-11-05 22:37:20)

2013-5-29 23:59 882 21 21 分类: FPGA/CPLD 文集: FPGA

 

quartusii_handbook第五章小结:

  1.组合逻辑。

  2.时序逻辑。

  3.时序约束。

 

  锁存器和触发器都是具有存储功能的逻辑电路,是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储一位二进制数,所以又叫存储单元或记忆单元。

  (1)锁存器是对脉冲电平敏感的电路,能在一点的电平作用下改变状态。

  (2)触发器是对时钟脉冲边沿敏感的电路,在时钟脉冲的上升沿或下降沿作用下改变状态。

文章评论0条评论)

登录后参与讨论
我要评论
0
21
关闭 站长推荐上一条 /2 下一条