原创设计一个构思巧妙的隔离变送电路(转)

 2009-10-1 08:18  7182 11 11 分类: 模拟

设计一个构思巧妙的隔离变送电路，把思路与大家共享。<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

小弟最近设计一个仪器里面需要隔离变送功能。以前基本上使用隔离放大器实现的，成本较高。后来市面上也出现了一些单片隔离电路模块，价格有所降低但货源不稳定。所以抽出一点时间自己设计一款隔离变送模块。

首先想到的，是现在我们这边用的单片机大部分都有16位PWM模块空闲不用，完全不必将数字量经过DAC变成模拟量再隔离。只需要将PWM信号通过光藕隔离即可。

最先应用的电路如图1，光藕将PWM信号隔离后，驱动一支小功率MOS管。由于MOS的门电压不能超过20V，驱动电平需2电阻分压。MOS管作为开关，将输出电压在0V和VREF之间切换。得到幅度为VREF的PWM信号。该信号被滤波，取出平均分量，作为输出。当然这个电路的输出阻抗很高，后面还必须有缓冲电路。经测试，这个电路线性度1%。根据各点波形，影响线性的原因的一是358等单电源运放下轨到不了0V（隔离电源只有单24V），二是光藕速度不够造成占空比误差。三是小功率MOS管导通后，残存电阻的分压。

然后，突然想到可以将运放的工作状态在跟随器和比较器之间切换，来实现稳幅PWM波！设计出的电路如图2，光藕截止时，运放工作在跟随器状态；光藕导通时，A点被拉高，超过VREF，运放成为比较器，输出0V。这样解决了MOS管残压的问题。电路也简单了许多。

可是，测试结果并不理想，线性度只有3%。看波形，把我弄糊涂了，A点波形本应是+V和VREF之间切换的，怎么也不应该会低于VREF，而实际居然有一个接近0V的“豁口”！这个"豁口"占用了固定的很长一段时间，严重影响占空比。

后来终于想明白了。该死的压摆率在作怪！如图3，PWM波沿到来时，A点的上拉突然消失，此刻之前，运放输出还在0V。358的压摆率不高，输出不能立即突变。A点等于输出电压，于是立即跌到0V。运放发现这个误差后，又是压摆率的原因经过一段时间才能纠正，进入跟随状态。这段时间是固定的，所以造成固定的占空比误差。

高SR的运放中，找不到便宜的、单电源的。该方案放弃。

回到电路1的思路，提高线性度的方法一是提高光藕的速度。换用6N137，有所改善。第二是解决MOS管残压，和运放下轨的问题。想到一个办法是不用运放，直接用2只MOS对管做成一对开关，直接切换输出为VREF和0V，这样既能得到比较精确的输出电压，又能得到很低的输出阻抗，省去了一个缓冲器。如图4。实验效果还不错，缺点是小功率PMOS不好买。

这个MOS对管....怎么越看越眼熟阿...？岂不是一个MOS反向门？！哈，就是！

找来一片74HC04,注意LS的可不行啊！，看手册将2V就能工作，很好！把74HC04的电源端接到VREF端，为减小阻抗，6门并联（图中只画了1门）。运放则放到滤波后面，得到低阻输出。6N137的沿迟滞75ns，HC器件在2V下也只有100ns，总迟滞只有不到200ns，而且正负沿迟滞时间基本相同，对占空比应该不会造成误差。同时358只做滤波后直流缓冲，不存在压摆率不够的问题。