原创 【博客大赛】基于FPGA的数字示波器-2

基于FPGA的数字示波器-1

三、理论分析与计算

1.AD采样率的分析

        为了实现题目要求的扫描速度，需要控制系统的AD采样率，在信号显示时每一屏为200个点且水平分辨率≥20点/div的情况下，最高采样率为1Msa/s时，可以达到的扫描速度为20us/div。为达到更高的扫描速度，需采用等效采样。

 等效时间采样是一种用低频信号采样高频信号的一种方法，即对每个周期仅采样一个点，经过若干个周期后就可对信号各个部分采样一遍，而这些点可以借助步进延迟方法均匀地分布于信号波形的不同位置。设输入信号周期为T,△t为一段很短的时间间隔，则在采样时钟周期为Tc，且Tc＝m×T＋△t（m为正整数）时，等效采样频率f0满足f0=1/△t，实时采样时钟频率fc=1/Tc＝1/(m×T+△t)，调整m的值可使采样时钟频率<1MHZ，同时，由于最高输入频率为10MHZ，假设我们对10MHZ信号一个周期采样20个点，就可实现题目要求的200MSa/s的等效采样率，分析可得△t<=5ns，在FPGA中将40MHz的时钟倍频至200MHz，即可产生5ns的时间间隔。

在实现等效采样时采用顺序等效采样，用具有时序的宽度极窄的采样脉冲在被测信号不同周期的不同相位处逐次进行采样， 采样脉冲相对信号起点来讲依次延时0、△t、2△t、3△t⋯ ～ n△t时间。以被测信号被整形后的脉冲信号作为触发事件，每到来一个新的触发事件就采集一个采样点。波形记录中有多少个存储位置就需要多少个触发事件。表一为不同扫描速度对应的AD采样速率。

表一  水平灵敏度各档位和AD采样率对应关系

2、放大器放大倍数的理论分析

垂直灵敏度越高，前端放大倍数越大。题目要求垂直灵敏度为1V/div，0.1V/div、 2mV/div，垂直刻度为8div，垂直分辨率为8级/div。对于不同的垂直灵敏度，示波器满度显示时输入信号的幅度为

由于ADC的输入电压峰峰值Vpp＝5V，因此需要通过程控放大器将输入电压调整到ADC的输入电压范围内。我们针对3个档位分别设计放大或者衰减电路，档位之间的切换使用模拟开关实现。表二为不同垂直灵敏度对应放大器的放大倍数。

表2  垂直灵敏度和放大器放大倍数对应关系

四、主要功能电路的设计

1、程控放大电路

    为了满足题目垂直分辨率的要求，需要设计三档不同的放大器。第一档位需要衰减0.625倍，采用电阻分压后接宽带、低噪LM6172射随的方式，可以达到衰减效果，6.25倍的放大器采用宽带运放OPA699接成的同相放大器。受到运放带宽的限制，312.5倍的放大器采用三片运放级联的方式。前两级采用低噪运放OPA211和宽带运放OPA699,后级采用高摆率运放THS3001,可以实现312.5倍的放大。电路见图2

   图 2-a  0.625倍衰减                          图 2-b  6.25倍放大                     

图 2-c  312.5倍放大

2、整形电路的设计

       题目中的要求的测频功能、系统的触发和等效采样的实现都需要使用正弦信号整形后方波信号。为了加强整形效果，在进入整形模块前需要进行放大。对于输入信号峰峰值小于500mV的信号先进过一路40倍的放大，其他的信号不予放大，这样可以改善整形效果。对于不同频率的正弦信号，整形所用到的比较器不一样。对于频率高于1MHz的信号采用比较器Max912，低于此的信号采用LM311整形。为了消除信号在零电平因毛刺引起的误翻转，采用滞回比较的方式，具体电路形式如图3所示。

  图 3-a  max912接法                         图 3-b  lm311接法