原创 Vivado 调试工具的使用（3）

 2017-9-22 08:57  1958 16 16 分类: FPGA/CPLD

(一)使用添加HDL属性调试

在要调试的信号前添加如下语句

(*mark_debug="true"*) wire[7:0] dout;

(*mark_debug="true"*) reg [7:0] din;

(*mark_debug="true"*) reg wr_en;

(*mark_debug="true"*) reg rd_en;

然后进行综合，完成后，打开综合后的设计。在 Netlist界面，找到并展开Nets选项，可以看到din,dout,rd_en,wr_en添加了标记

按照前面的方法，设置调试所需的时钟网络，添加约束文件，对设计进行综合、实现，生成比特流，下载比特流文件.bit和调试文件.lfx到FPGA中。添加rd_en和wr_en触发条件，并将触发条件设置为1。

(二 )使用HDL例化调试核

打开 IP Catalog，在搜索框输入 ila,双击 ILA(Integrated Logic Analyed),将Number of Probes 设置为4，将后两个探测信号的位宽设置为8bit

在顶层文件中例化调试核

fifo_test fifo_debug (

 .clk(clk), // input wire clk



 .probe0(wr_en), // input wire [0:0]  probe0  

 .probe1(rd_en), // input wire [0:0]  probe1

 .probe2(din), // input wire [7:0]  probe2

 .probe3(dout) // input wire [7:0]  probe3

);

然后进行实现，生成比特流文件，下载到fpga，然后就会调试界面。