标签: vivado

1.Report Clock Networks report_clock_networks -name {network_1} 2.分析设计中逻辑级数的分布 report_design_analysis -logic_level_distribution -logic_level_dist_paths 5000 -name design_analysis_prePlace 3.筛选"clk"时钟域逻辑级数在 之间的c条路径 report_timing -name longPaths -of_objects -max_paths c = a && LOGIC_LEVELS<= b }] 4.扇出分析 扇出大于a的b条路经 report_high_fanout_nets -fanout_greater_than a -max_nets b 5. freq & level 125M以下：13级 125-250： 6级 250-350： 5级 350-400： 4级 400以上: 3级 6. ERROR ： Finished Running Vector-less Activity Propagation 604 INFO: Applying IDT optimizations ... 605 INFO: Applying ODC optimizations ... 606 ERROR: Unhandled exception occurred during power optimization. 607 ERROR: Power Optimization encountered an error. 解决方法：opt_design -directive NoBramPowerOpt

跟着实验指导书，难得的又遇到问题了，在最后生成Bitstream的时候出错了，无法生成Bitstream。 报错信息如下 Unspecified I / O Standard : 4 out of 134 logical ports use I / O standard ( IOSTANDARD ) value 'DEFAULT' , instead of a user assigned specific value . This may cause I / O contention or incompatibility with the board power or connectivity affecting performance , signal integrity or in extreme cases cause damage to the device or the components to which it is connected . To correct this violation , specify all I / O standards . This design will fail to generate a bitstream unless all logical ports have a user specified I / O standard value defined . To allow bitstream creation with unspecified I / O standard values ( not recommended ), use this command : set_property SEVERITY { Warning } . NOTE : When using the Vivado Runs infrastructure ( e . g . launch_runs Tcl command ), add this command to a . tcl file and add that file as a pre - hook for write_bitstream step for the implementation run . Problem ports : LEDs_out_0 . Unconstrained Logical Port : 4 out of 134 logical ports have no user assigned specific location constraint ( LOC ). ... Problem ports : LEDs_out_0 . 在我绝望的时候在网上搜到了解决方法，问题还是出在了XDC文件上 我是直接复制的实验指导书中的XDC文件中的内容，但是在生成ked_controller这个ip核的port的时候，生成的port的名字和实验中的并不一样。 xdc文件内容如下： set_property PACKAGE_PIN M14 }] set_property IOSTANDARD LVCMOS33 }] set_property PACKAGE_PIN M15 }] set_property IOSTANDARD LVCMOS33 }] set_property PACKAGE_PIN G14 }] set_property IOSTANDARD LVCMOS33 }] set_property PACKAGE_PIN D18 }] set_property IOSTANDARD LVCMOS33 }] 注意下我的DRC报错信息就会发现一个重要的信息 Problem ports : LEDs_out_0 这报错的port似乎有点不对劲，和约束文件中声明的port不一样，这也是为什么报错说LEDs out 0这个port unspecified的原因，因为你XDC中声明的是LEDs_out啊。 解决方法很简单，把这个port的名字改了就好，更改方法如图。 - END - 个人博客

【声明】纯属原创，未经允许，禁止转载。       如果修改嵌入式程序后，想重新下载，首先需要断开当前的链接，操作如下： （1）点击“Teminate”工具图标，此时Console不再更新显示串口输出数据。     通过启动其他的串口助手软件，该串口能够打开，但是其他串口助手软件上也不显示数据，说明点击“Teminate”按钮后，开发板上的嵌入式系统暂停运行了。   （2）点击“Remove Lainch”或者“Remove All Terminated Launches”工具图标，能够断开SDK与开发板的链接，为下一次更新嵌入式软件做好准备。。   （3）直接点击Run工具图标，或则在下拉列表中选择相应的配置设定，就可以下载新的嵌入式程序了。       这样，只需要下载嵌入式程序，而不需要重新下载FPGA硬件配置，十分便于修改嵌入式程序。 【后来发现的情况】：     要想重新下载嵌入式程序，只需要执行完Terminate操作即可，不必要一定执行“Remove Lainch”或者“Remove All Terminated Launches”操作。   【----- The End --------】     至此，第一个示例工程到此完成。     对word文档编了个vba的程序统计了一下，总共176张贴图。够诚意吧。 开始两个示例还是学习阶段。从第三个示例开始，将会是我自己全新琢磨的额，至少我在网上是没有搜索到相关资料，敬请期待！        【预告】下一个示例工程，学习用户如何创建字节的IP核，并能够与Zynq中的ARM Core进行数据交互。  

【声明】纯属原创，未经允许，禁止转载。   4.5 下板测试     硬件和嵌入式软件都设计完毕，并且编译成功之后，就需要下板测试了。     首先保证硬件电路连接正确，下载器驱动安装正确，开发板上电。     Vivado + SDK + Zynq环境中的下载方式与XPS + SDK + VII Pro中的下载方式不同，在VII Pro时代，需要将保存在Block RAM中的嵌入式软件，编译到BitStream文件中，只需要下载一个BitStream文件，则所有的硬件配置和软件程序就都下载到板子里了。     但是在Vivado + SDK + Zynq环境下，软硬件是分开的，需要先下载BitStream文件，构建好SoC硬件系统，再像普通ARM开发一样下载嵌入式软件。     因为前面讲硬件的BitStream文件也导入到SDK中，因此可以在SDK中执行BitStream文件的下载工作。     工作的操作入口可以通过菜单或工具栏，具体如下所示：       但是在工具栏中发现一个按钮，提示显示的是“Scan Repositories”,猜想类似与JTAG链扫描，但是点击完了没有反应，无论是console页面还是terminal页面都看不到反馈的信息。     运行Program FPGA操作之后，显示如下提示对话框，用于选择欲下载的bit文件。如果工程配置没有问题，采用默认的即可。点击“Program”按钮进行下载。       下载嵌入式软件主要工作依赖于Run菜单。其中Run是直接下载嵌入式软件，然后另嵌入式软件直接运行。     也可用工具栏上的按钮。     第一次下载时必须先执行“Run Configurations...”       弹出“Run Configurations”对话框如下所示：       在左侧“Xilinx C/C++ application（GDB）”项目上单击鼠标右键，在弹出菜单中选择New，创建一个新的配置。   （1）“Target Setup”是配置开发板的硬件信息，其中Hardware Platform项和Processor项默认是已经配置好的。一般保持默认即可。     【重点】需要配置Initialization file项，如果不配置该项，将来嵌入式软件下载完后，没法正常进行zynq子系统的初始化，也就没法正常开始运行程序，而且到时候SDK软件还会显示有一个业务正在运行，因为Zynq没有复位，无法接收SDK的任何指令，使得整个开发环境都卡在哪里，只能重新启动SDK。因此切记，一定要配置这里。     点击Initialization files项的Search...按钮。弹出如下对话框，选择“ps7_init.tcl”,点击OK按钮。     如果，在Target Setup页面中下图所示的位置，默认是什么都不选的     如果保持默认，发现下载完后，显示如下错误。表示系统没有激活。     如果此时重新下载，会显示如下异常。       此时整个SDK的开发环境就堵死在那里了，只能关闭SDK软件后，重新再开启SDK软件，才能重新下载程序。     为了保证Application下载后能够正常激活，需要配置成如下情况。       后来经过测试，这个配置只有在bitStream配置之后的第一次下载Application是才需要配置，如果不在更新下载BitStream文件，只是不断更新下载Application时，后面几次的Application下载并不需要必须勾选这两项，但是为了同意建议，勾选这两项成为必选项。       （2）“Application”是配置欲下载的嵌入式软件信息，默认是空的。需要自行配制。     点击Project Name项后方的“Browse...”按钮，弹出如下对话框。     选择需要下载的嵌入式用户工程，可以看到，可以编写多个用户工程，在这里选择具体是哪个工程会下载到开发板上。     双击选中的工程，或选中工程后，点击OK退出Project Selection对话框。     可以看到“Application”页面内会自动配置好.elf文件。点击“Apply”按钮保存配置。   （3）“STDIO Connection”页面，用于配置嵌入式软件中stdio.c文件中定义的数据输入输出的物理通道，在我们设计的系统中，可以用的只有串口，因此可以加你给串口配置给STDIO。勾选“Connect STDIO to Console”，顾名思义，就可以利用SDK中的Console窗口显示开发板通过串口发送来的信息，不用再额外开一个串口助手软件了。     其中Port需要根据电脑的配置查看USB转串口得到的串口编号。     Baud Rate：是串口波特率，这个9600是在进行Zynq子系统的Block Design设计时设定的。   （4）“Profile Options”和“Common”页面现在还没有深入的认识，暂时不管它们了。     所有配置完毕后，点击“Apply”进行保存。     点击Run开始按照保存的信息向开发板中下载嵌入式程序。       下载成功之后，可以看到SDK的Console页面会切换的一个新的回话，点击Console页面右侧的工具按钮，会显示当前工程中已经打开了多少个Console会话窗口。       在当前的Console会话的名称为：     New_configuration     在该窗口下能够看到开发板通过串口输出的数据。  

【声明】纯属原创，未经允许，禁止转载。   【接前文】 查找到函数的定义，相当复杂，以下是函数说明：        可以看出，使用库函数，大大简化了驱动层面的开发工作。   4.3 创建用户工程     无论如何都需要创建用户自己的工程，来实现用户自己的特殊功能。         可以选择一个提供例程，简化工程的架构搭建。这里选择Hello World。点击Finish。软件将会创建用户工程。       在platform.c文件中包含init_platform()函数和cleanup_platform()函数。     在init_platform()函数中有个init_uart()函数，该函数会配置波特率吗？     通过查找，发现init_uart()函数也在platform.c文件中。     看到一个貌似相关的函数XUartNs550_SetBaud();还是在在platform.c文件中查找，发现传入的参数UART_BAUD就是我们在Block Design中设置的新的波特率。 修改主程序如下：   4.4 编译     嵌入式软件程序编写完毕后，需要经过编译转换成可执行的指令集。在SDK的Project菜单下，有关于编译的所有控制指令。其中，默认配置为“Build Automatically”，即只要嵌入式软件的代码发生了修改，一旦执行文件保存操作，软件会自动在后台进行编译。     剩下的clean，build all，都跟ARM开发的相应操作类似。     当然，用于工程（AzSysApp）的编译需要依赖于硬件工程（MySystem_wrapper_ hw_platform_0）和板载资源库（standalone_bsp_0）的基础上。     因此，如果Clean All Project之后，再执行Build All操作，会发现，先编译： 09:46:47 **** Build of project standalone_bsp_0 ****     编译成功后，再编译AzSysApp。 09:46:56 **** Build of configuration Debug for project AzSysApp ****         当然，对工程的编译操作，还可以选中工程后，在右键菜单中启动。       或者是工具栏中的下列按钮。     Console页面中显示编译成功，如果没有显示错误信息，表示编译成功。   【未完待续】.......