原创 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(11)

2016-1-23 19:22 1541 17 18 分类: FPGA/CPLD 文集: Zynq构建SoC系统深度学习笔记

【声明】纯属原创,未经允许,禁止转载。

 

    如果修改嵌入式程序后,想重新下载,首先需要断开当前的链接,操作如下:

(1)点击“Teminate”工具图标,此时Console不再更新显示串口输出数据。
图片173.jpg
    通过启动其他的串口助手软件,该串口能够打开,但是其他串口助手软件上也不显示数据,说明点击“Teminate”按钮后,开发板上的嵌入式系统暂停运行了。
 
(2)点击“Remove Lainch”或者“Remove All Terminated Launches”工具图标,能够断开SDK与开发板的链接,为下一次更新嵌入式软件做好准备。。
图片174.jpg
图片175.jpg
 
(3)直接点击Run工具图标,或则在下拉列表中选择相应的配置设定,就可以下载新的嵌入式程序了。
图片176.jpg
 
    这样,只需要下载嵌入式程序,而不需要重新下载FPGA硬件配置,十分便于修改嵌入式程序。
【后来发现的情况】:
    要想重新下载嵌入式程序,只需要执行完Terminate操作即可,不必要一定执行“Remove Lainch”或者“Remove All Terminated Launches”操作。
 
【----- The End --------】
    至此,第一个示例工程到此完成。
    对word文档编了个vba的程序统计了一下,总共176张贴图。够诚意吧。
开始两个示例还是学习阶段。从第三个示例开始,将会是我自己全新琢磨的额,至少我在网上是没有搜索到相关资料,敬请期待!
 
 
   【预告】下一个示例工程,学习用户如何创建字节的IP核,并能够与Zynq中的ARM Core进行数据交互。
 

文章评论1条评论)

登录后参与讨论

用户1648711 2016-4-14 18:30

学习了,谢谢分享
相关推荐阅读
用户1472402 2016-01-23 18:06
【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(10)
【声明】纯属原创,未经允许,禁止转载。   4.5 下板测试     硬件和嵌入式软件都设计完毕,并且编译成功之后,就需要下板测试了。     首先保证硬件电路连接正确,下载器驱动...
用户1472402 2016-01-23 17:50
【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(09)
【声明】纯属原创,未经允许,禁止转载。   【接前文】 查找到函数的定义,相当复杂,以下是函数说明:     ...
用户1472402 2016-01-23 17:35
【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(08)
【声明】纯属原创,未经允许,禁止转载。   5.嵌入式软件设计嵌入式软件设计 5.1 将硬件信息导入到SDK嵌入式软件工程中     由于嵌入式软件必须依赖于设计的硬件系统结构,因...
用户1472402 2016-01-20 22:29
【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(07)
【声明】纯属原创,未经允许,禁止转载。 【接前文】     前文介绍了通过I/O Planning界面配置的方式创建约束文件的方法。     下面介绍直接创建文件的方法。     直接点击...
用户1472402 2016-01-20 22:08
【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(06)
【声明】纯属原创,未经允许,禁止转载。3.5 将硬件集成设计方案转变成verilog封装形式     到此为止,对于SoC的设计是存储在.bd格式的文件中的,这种格式应该是便于配置和图形化显示...
EE直播间
更多
我要评论
1
17
关闭 站长推荐上一条 /7 下一条