 

KA_IX

文章：8 阅读：12684 评论：0 赞：58

 好友  私信个人主页

文章 8
原创 0
阅读 12684
评论 0
赞 58

原创 Intel VRTT 测试资料，超级详细

 2024-1-19 10:00  878 7 7 分类: 测试测量

作者：shannon.jin MPS Engineer

Intel的CPU有很多rail需要供电，例如VCCIN，VCCINAUX，GT之类的，各个rail各司其职，需要的电压和电流不同，但测试起来形式类似，基本分为以下三个大类：

    SVSC （Static Voltage Static Current），顾名思义，就是静态电压静态电流。
    SVDC（Static Voltage Dynamic Current），静态电压动态电流
    DVSC （Dynamic Voltage Static Current），动态电压静态电流

下面我们来单独看这三个测试的含义：

a. SVSC （Static Voltage Static Current），静态电压静态电流
与我们测普通的DCDC load regulation类似，这个就是设定个电压，加恒定负载，看输出电压的表现，比如电压值，纹波大小，还有就是电流精度回报是否准确。与普通的DCDC静态测试区别就是Load line，设置PS状态和SVID读取电流回报精度（Imon，mon可以理解为monitor，CPU需要监测是否抽载正确），这些可以在后续进行更深入的解释

b. SVDC（Static Voltage Dynamic Current），静态电压动态电流
这个也可以对标我们普通DCDC 的transient跳载测试，输出恒定电压，输出负载在两个给定的值之间周期性变化，并且电流切换时带有一定的切换斜率。与普通DCDC测试不同的是Intel会要求测试300Hz-1MHz的频率和10%-90%的占空比，这里的频率指的是高低电流周期变化的频率，占空比指的是重载在一个周期的占比，还有一个区别是load line带来的波形区别，后期进行补充。

c. DVSC （Dynamic Voltage Static Current），动态电压静态电流
这个在普通DCDC测试中比较少见，但不难理解，CPU的rail有时需要工作在不同的电平，CPU的高速运转有时需要电压能够在指定的时间内以一定的斜率完成切换，这个测试就是输出拉一个恒定的负载，发出调压指令，看输出电压能否在指定时间完成调压以及调压后的电压值是否满足需求，比如不低于某值。

关于Load line

一般我们测普通的DCDC，电流不大，但像笔电和服务器，电流会达到几十安甚至几百安，大电流跳载会给输出电压波形带来巨大的上冲和下冲，为了优化跳载表现，我们引入load line的概念。下图中粉色代表输出电流的跳变波形，中间的红色实线为普通DCDC跳载波形，紫色的为加了DC load line的波形，加了load line后，输出电压会随着输出电流的增大而减小（关系如图二），可以看到大电流持续的那一段时间内，输出并没有回到最初的水平线，而是维持在较低的电压值，这样，在电流突然减小时，电压的上冲有个更低的平台，上冲的最大的电压值就会相比没有DC load line的小很多。测试DCDC transient时，我们会关注输出电压的峰峰值，可以从图中看出，采用了load line的波形峰峰值明显减小了。这就给设计带来了一些好处，比如跳载时峰峰值减小了意味着可以在合理范围内减少输出电容从而cost down，同时，重载时更低的电压也减小了整体的功率需求。

关于PS状态

CPU在不同的工作状态下对电流有不同的要求，多相电源在重载时肯定是满负荷全员上，但轻载时如果全员都在打开关工作，就有点浪费资源了，为了提升电源在轻载时的工作效率，引入了PS的概念。目前笔电测试有五种PS（Power Status）状态，它们的定义如下：

PS0：大功率工作，全相CCM意思就是所有的Dri-MOS都在稳定地打开关供应输出。

PS1：功率相对较小时选择这个状态，只有一个Dri-MOS在CCM工作，其余的MOS都进入待命。

PS2/3：功率更小，唯一工作的MOS进入DCM模式，更大地降低功耗，与普通DCDC相似，因为工作在DCM，输出纹波也会变大。

PS4：类似进入休眠状态，输出电压降为0V。

笔电测试中切换PS状态是靠CPU发切PS指令完成的，是被动的，但是服务器中切换Dri-MOS工作数量是我们的controller主动根据现有输出电流调节的，这种工作模式叫做APS（Auto-Phase Shedding），APS也是为了优化不同工作电流下的效率。

下图是MPS的GUI（可视化I2C调试小工具）内部APS的设置。从图中可以看出，随着输出电流从小往大走，我们的controller会自动控制一个个Dri-MOS参与工作，而随着电流从大往小走，controller又会控制一个个Dri-MOS停止打开关，在增加Dri-MOS和减小Dri-MOS的电流点有个滞回差值4A，这是为了防止在一个切phase电流点时，controller误判导致反复增加或减小Dri-MOS的数量

关于Imon（monitor监控电流）精度读取

CPU在抽取电流时需要知道电流是否已经足够支撑现在的运作，就需要通过SVID获取我们控制器这边sense反馈的电流值，看看是否抽载准确，从而来调整抽载的大小。

比如以下这个表格第一列代表测试工具抽的电流，表格第四列代表测试工具通过SVID读取的控制器自己sense的电流转化的16进制，表格会自动将十六进制转化为电流值，例子如下：

比如对应下表标红的一组数据，取自某次测试，Iccmax=128A，FF的十六进制可以将Iccmax 128A平分成256等分（256为十进制），当Imon回报的十六进制数据为20，转化成十进制就是32（可以用计算器转化），对应的电流就是256份里的32份，电流即可计算为I=128/256*32=16A

根据tool抽载和实际采样反馈的电流，测试表格会自动拟合一条曲线，看抽载是否准确，如果偏差不大，需要我们通过GUI（I2C）去微调controller里面的寄存器，如果偏差很大，就需要去debug电路中或者寄存器里是否有设置错误的地方。

Processor Test Current in (A)	Measured Static Voltage in (V)	Ripple in (mV) pk-pk	SVID Iout reading (HEX)
0	0.8995	12	0
2	0.8958	12	3
9	0.8833	14	12
16	0.8699	14	20
24	0.8544	14	30

imon

关于DVID（动态电压，静态电流）波形测试中的时间测量

前面讲到这个测试需要我们输出电压以一定的斜率在限定的时间内完成调压以及在稳定时输出电压不低于规定的数值。电压切换的斜率有三种，fast，slow以及decay，其中每一个rail的fast和slow都有intel各自规定好的斜率，decay直译为衰减，可以看出它只针对输出电压从高往低调节，并且decay的时间不可控，所以遇到decay的测试，电压下降的时间我们一般不测量。

电压切换的时间怎么测量呢？下图为我们测试过程中截取的波形，图中有三个信号，一个是Vout，另外两个CSO和ALERT就是我们用来测试时间的信号。当CPU给controller发指令时，CSO会被拉低，当controller接收到指令并接受指令时，CSO又会回到高位，通常每个CSO会持续38个clk（一个clk为40ns），如果controller拒绝CPU发的指令，CSO就不会被拉高（比如还在DVID过程中，如果发了某些指令会被拒绝）。下图有两个CSO信号，第一个代表调压，第二个是发送get register 10H（用来清空alert，把alert重新拉高）。整个系统工作时，alert会在三种情况下被拉低，我们测试接触的是电压跳到指定的step了，alert会被拉低。测量调压时间卡的就是CSO上升沿到ALERT的下降沿，具体哪个CSO需要结合图片和测试表格给的条件，理解每一个CSO对应的含义。

前面测试时间时的alert是我们controller接收到调压指令后自己内部去数多少个step后拉低alert，而不是测量电压值拉低alert。我们controller通常会提前几个step拉低alert，比如测试中VCCIN从1.63V跳到1.83V，斜率为25mV/us，这时表格会限定时间不能超过200/25=8us，我们测试CSO上升沿到alert下降沿的时间就要小于8us才算pass。

有时候ALERT会先于CSO上升沿导致测量的时间为负数，这是允许的，因为我们芯片会提早几个step去跳DVID，再加上有的测试电压跳变的幅度很小，比如1.81V跳1.83V，时间很短。如下图所示

下面来看一些测试中遇到的波形解析

第二幅图相较于上面一幅图多了一个CSO，可以看到，在电压平稳时，输出电压的纹波变大了，第三个CSO是set PS 2/3的指令，切换成一相DCM，纹波变大了。

A. 测试中常见的CSO和Alert波形解读

第二幅的alert和第一幅也不一样，一开始alert是低的，这个原因是什么呢，看下面第三幅图，测试DVID时，为了方便抓图，tool会循环发指令让输出电压在两个数值之间来回跳，前面一个清空alert的指令在alert拉低之前就来了，导致alert没有拉高。

B. 服务器中CPU指令间隔时间不同的对比测试（注意CSO和ALERT波形）

下面我们来看一些服务器测试的波形，这些测试条件都会在测试表格中给出，按照步骤设置就会出现如下波形。下面两幅图是一个对比测试，对比的是发出指令的时间间隔不同会给波形带来什么样的影响。

下图是从1.7V跳1.8V然后跳1.6V的波形，可以看到有两个alert拉低的动作，说明1.8V和1.6V都完成了。

但是下面这幅图可以看到只有一个alert拉低的动作，原因是在发出跳1.8V指令没过多久就立马发了跳1.6V的指令，还没来得及跳完1.8V。

C. 补充controller拒绝CPU指令的波形（关注CSO波形）

前面还有讲到controller在DVID过程中拒绝CPU指令的情况，如下图所示，在输出仍处于DVID过程中，CPU发了一个切换PS的指令，芯片在DVID过程中是默认全相CCM的，这样他就会拒绝CPU的指令，所以CSO就没有回到高电平。

关于DVID测试中的电压波形

DVID还有一项需要测试的是在alert插入一定时间后（测试表格会提供时间），最小的电压值是否已经高于规定值，测试波形如下所示，在alert插入4us，用横向的光标卡4us后的电压最小值。这个最小值需要注意的是可能刚好处于4us的时候，也可能处于后面稳定的电压纹波下面的那条线，只要高于表格的spec就行。

如果输出电容过多或者某些参数没设置好，输出电压上升的斜率过慢，导致alert插入一定时间后电压还没有调到指定值，会造成fail。下图绿色为理想状态下的DVID调压曲线，在规定的时间内（CSO上升沿到ALERT下降沿），输出电压调至了CPU需要的电压值，棕色的是我们实际测试期望的波形（controller提前几个step开始跳，让输出电压在设定时间之前先往高的跳，然后再调回稳定的电压值），红色的是fail的波形，输出调压过慢，导致在alert插入后一段时间内（这个时间测试表格会给出）都无法调至需要的电压值。

如何去改善这个上升缓慢的问题呢，有三种方法：

通过MPS的I2C工具GUI调节DVID upward，这个是让它多提前几个step调压
如果DVID upward已经调到最大6个step了，接下来可以调VFB1 pin脚到地的阻容参数（一般为6.04kohm，1nF，一开始没上件）
还有一个可调的就是减小输出电容，让输出电容充电更快，输出上升得也更快。

笔电Transient 测试波形

前面讲到VRTT测试中的transient波形如下图所示，那么我们需要如何从测试波形中获取数据填入表格呢。

区别于普通的DCDC，我们需要先截取300Hz， 50%（看测试表格给的多少duty）的V_start以及V_end。
V_start可以理解为，输出电流即将增大，输出电压即将迎来下冲的参考电平；V_end可以理解为输出电流即将减小，输出电压即将迎来上冲的参考电平。

将V_start和V_end填入测试表，接下来就是测试最worse的overshoot和undershoot，可以通过over和under的字面意思知道，这两个一个上冲，一个下冲。
下面这幅图为笔电测试过程中的overshoot的波形。首先保留300Hz，50%测到的V_end光标，调至输出overshoot最差的频率，光标卡到overshoot并记录数值。