原创【博客大赛】有源晶振sin的输出你知道吗？

 2018-5-16 14:15  2334 20 20 分类: 工业电子文集: 原理

晶振输出串电阻就来自于最小化设计，对于数字电路里最重要的时钟源部分，应该特别注意保证信号完整性，最小化设计中晶振外围电路除了电阻还要有一些其他器件。

无源晶振输出波形为正弦波，有源晶振输出波形为正弦波（sin）或方波。有源晶振自身输出是正弦波，在其内部加了整形电路，所以输出是方波，正弦波通常用的很少，遍及用的都是方波输出（许多时候在示波器上看到的还是波形不太好的正弦波，这是由于示波器的带宽不行。例如：有源晶振20MHz，假如用40MHz或60MHz的示波器测量，显现的是正弦波，这是由于方波的傅里叶分解为基频和奇次谐波的叠加，带宽不行的话，就只剩下基频20MHz和60MHz的谐波，所以显现正弦波。完美的再现方波需求最少10倍的带宽，5倍的带宽只能算是牵强，所以需求最少100M的示波器）。

无源晶振有2个引脚，需要借助于外部的时钟电路(接到主IC内部的震荡电路)才能产生振荡信号，自身无法振荡.

有源晶振有4个引脚，是一个完整的振荡器，其中除了石英晶体外，还有晶体管和阻容元件.只需要电源,就可输出比较好的波形一般的晶振振荡电路都是在一个反相放大器（注意是放大器不是反相器）的两端接入晶振，再有两个电容分别接到晶振的两端，每个电容的另一端再接到地，这两个电容串联的容量值就应该等于负载电容，请注意一般IC的引脚都有等效输入电容，这个不能忽略。

晶振是晶体振荡器的简称，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络。电工学上这个网络有两个谐振点，以频率的高低分，其中较低的频率是串联谐振；较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。

　　有源晶振的频率输出一定要有某个波形作为输出载体，波形的输出也一定会伴随着某个负载值。在实际使用中，波形负载也是晶振的非常重要参数目标。挑选不妥的话，轻则导致晶振或别的模块作业不正常，功用无法完成，重则损坏模块甚至整机。

　　晶振的输出波形首要有三大类：正弦波、方波和准正弦波。

　晶振负载首要有以下几种：

　　1、正弦波：负载50欧姆或1k欧姆；

　　2、方波：N个TTL负载或N个PF电容；

　　3、准正弦波：10K欧姆并联10PF电容。

　　此外还有差分输出PECL、LVDS等高频（100MHz以上）常用的，实际使用中晶振的输出通常用于驱动以下电路形式：

　　1、同轴电缆类的长线输出；

　　2、滤波器类的电路的输出。

　　以上两种电路通常适用于50欧姆的负载。这是由于以上两种电路通常需求50欧姆负载作匹配，在射频范畴还有75欧姆、300欧姆等特征阻抗，需求时要加以阐明。此类的输出波形最适合的为正弦波，正弦波通过长线传输后波形仅仅起伏有所衰减，波形并的输入。

　　有时候用户为完成整形、扩大等目的，用三极管、高速运放对晶振波形进行处理，这种情况下负载阻抗通常不是太重，用正弦波的波形最为适宜。需求供给负载、波形起伏等参数。

　　对EMI、频率搅扰有特殊请求的电路这种电路请求输出的高次谐波成分很小，因而不论驱动的是什么电路，都以正弦波为最佳。

　　方波输出分为：TTL电平缓CMOS电平在TTL电平输入低电平<=0.8v，高电平>=2.0V；输出低电平<0.4v，高电平>2.4V，最大低电平缓最小高电平之间是无效电压；CMOS电平输入低电平<0.3vcc，输入高电平>0.7Vcc，输出低电平<0.1vcc（接近于0），输出高电平>0.9Vcc（接近于电源电压）。要使振荡器的“整体性能”趋于平衡、合理，这就需要权衡诸如稳定度、工作温度范围、晶体老化效应、相位噪声、成本等多方面因素，这里的成本不仅仅包含器件的价格，而且包含产品全寿命的使用成本

晶振的运用范围很广，应用于不同的产品要求都有所不同，晶体行业在几年来也在随着各种智能产品的横空出世不但地发生改变，以满足电子行业的市场需求，从以前的大体积插件转变为如今的超小超薄型贴片晶体，精度越来越小，使产品变得更加稳定。