原创 单片机硬件抗干扰经验

为抗电磁干扰采取的措施

1.选用频率低的微控制器

选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。

2.减小信号传输中的畸变

微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，系统噪声。当 Tpd>Tr时，就成了一个传输线问题，考虑信号反射，阻抗匹配等问题。

信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2。微控制器构成的系统中常用逻辑电话元件的Tr(标准延迟时间)为3到18ns。

在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns。也说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。

当信号的上升时间快于信号延迟时间，就要快电子学。要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块的信号传输，要避免出现Td>Trd的，印刷线路板越大系统的速度就越不能太快。

用以下结论归纳印刷线路板设计的一个规则：信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。

降低噪声与电磁干扰的经验

• 能用低速芯片就不用高速的，高速芯片用在关键地方。

• 串一个电阻的办法，降低控制电路上下沿跳变速率。

• 尽量为继电器等提供某种形式的阻尼。

• 使用满足系统要求的最低频率时钟。

• 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。

• 用地线将时钟区圈起来，时钟线尽量短。

• I/O驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，用串终端电阻的办法，减小信号反射。

• MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。

• 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远。

• 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。

• 时钟、总线、片选信号要远离I/O线和接插件。

• 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。

• 对A/D类器件，数字部分与模拟部分宁可统一下也不要交叉。

• 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。

• 元件引脚尽量短，去耦电容引脚尽量短。

• 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。

• 对噪声敏感的线不要与大电流，高速开关线平行。

• 石英晶体下面以及对噪声敏感的器件下面不要走线。

• 弱信号电路，低频电路周围不要形成电流环路。

• 信号都不要形成环路，如不可避免，让环路区尽量小。

• 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。

• 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。

• 更多的咨询大家可以登入捷配PCB官网查询：>www.jiepei.com/G062。https://www.jiepei.com/smt.html