原创【数字IC】高级数字 IC 设计（3）VGA 彩色条显示设计（480P）

 2023-3-18 21:29  105 0 分类: FPGA/CPLD 文集: 数字IC

本文分享一下VGA显示的代码范例，480P满足一般需求。

通过代码注释可以快速了解到寄存器的使用和水平竖直像素定位的方式和方法，适合初学者入门学习

module VGA(
input clk, // pixel clock
input rst_n,
output hs,
output vs,
output de,
output [23:0] RGB
);
// 640x480 25.175Mhz
parameter H_ACTIVE = 16'd640;
parameter H_FP = 16'd16 ;
parameter H_SYNC = 16'd96 ;
parameter H_BP = 16'd48 ;
parameter V_ACTIVE = 16'd480;
parameter V_FP = 16'd10 ;
parameter V_SYNC = 16'd2 ;
parameter V_BP = 16'd33 ;
parameter HS_POL = 1'b0 ;
parameter VS_POL = 1'b0 ;
parameter H_TOTAL = H_ACTIVE + H_FP + H_SYNC + H_BP; // horizontal total time (pixels)
parameter V_TOTAL = V_ACTIVE + V_FP + V_SYNC + V_BP; // vertical total time (lines)
reg hs_reg; // horizontal sync register
reg vs_reg; // vertical sync register
reg hs_reg_d0; // delay 1 clock of 'hs_reg'
reg vs_reg_d0; // delay 1 clock of 'vs_reg'
reg [11:0] h_cnt; // horizontal counter
reg [11:0] v_cnt; // vertical counter
reg [11:0] active_x; // video x position
reg [11:0] active_y; // video y position
reg [23:0] rgb_reg; // output color bar
reg h_active; // horizontal video active
reg v_active; // vertical video active
wire video_active; // video active(horizontal active and vertical active)
reg video_active_d0; // delay 1 clock of video_active
assign hs = hs_reg_d0;
assign vs = vs_reg_d0;
assign video_active = h_active & v_active;
assign de = video_active_d0;
assign RGB = rgb_reg;
always@(posedge clk or negedge rst_n) begin
if(!rst_n)
begin
hs_reg_d0 <= 1'b0;
vs_reg_d0 <= 1'b0;
video_active_d0 <= 1'b0;
end
else
begin
hs_reg_d0 <= hs_reg;
vs_reg_d0 <= vs_reg;
video_active_d0 <= video_active;
end
end
always@(posedge clk or negedge rst_n) begin
if(!rst_n)
h_cnt <= 12'd0;
else if(h_cnt == H_TOTAL - 1) // horizontal counter maximum value
h_cnt <= 12'd0;
else
h_cnt <= h_cnt + 12'd1;
end
always@(posedge clk or negedge rst_n) begin
if(!rst_n)
active_x <= 12'd0;
else if(h_cnt >= H_FP + H_SYNC + H_BP - 1) // horizontal video active
active_x <= h_cnt - (H_FP[11:0] + H_SYNC[11:0] + H_BP[11:0] - 12'd1);
else
active_x <= active_x;
end
always@(posedge clk or negedge rst_n) begin
if(!rst_n)
v_cnt <= 12'd0;
else if(h_cnt == H_FP - 1) // horizontal sync time
if(v_cnt == V_TOTAL - 1) // vertical counter maximum value
v_cnt <= 12'd0;
else
v_cnt <= v_cnt + 12'd1;
else
v_cnt <= v_cnt;
end
always@(posedge clk or negedge rst_n) begin
if(!rst_n)
hs_reg <= 1'b0;
else if(h_cnt == H_FP - 1) // horizontal sync begin
hs_reg <= HS_POL;
else if(h_cnt == H_FP + H_SYNC - 1) // horizontal sync end
hs_reg <= ~hs_reg;
else
hs_reg <= hs_reg;
end
always@(posedge clk or negedge rst_n) begin
if(!rst_n)
h_active <= 1'b0;
else if(h_cnt == H_FP + H_SYNC + H_BP - 1) // horizontal active begin
h_active <= 1'b1;
else if(h_cnt == H_TOTAL - 1) // horizontal active end
h_active <= 1'b0;
else
h_active <= h_active;
end
always@(posedge clk or negedge rst_n) begin
if(!rst_n)
vs_reg <= 1'd0;
else if((v_cnt == V_FP - 1) && (h_cnt == H_FP - 1)) // vertical sync begin
vs_reg <= HS_POL;
else if((v_cnt == V_FP + V_SYNC - 1) && (h_cnt == H_FP - 1)) // vertical sync end
vs_reg <= ~vs_reg;
else
vs_reg <= vs_reg;
end
always@(posedge clk or negedge rst_n) begin
if(!rst_n)
v_active <= 1'd0;
else if((v_cnt == V_FP + V_SYNC + V_BP - 1) && (h_cnt == H_FP - 1)) // vertical active begin
v_active <= 1'b1;
else if((v_cnt == V_TOTAL - 1) && (h_cnt == H_FP - 1)) // vertical active end
v_active <= 1'b0;
else
v_active <= v_active;
end
always@(posedge clk or negedge rst_n) begin
if(!rst_n)
rgb_reg <= 24'h000;
else if(video_active) begin
if(active_x == 12'd0)
rgb_reg <= 24'hF00;
else if(active_x == 12'd120)
rgb_reg <= 24'h0F0;
else if(active_x == 12'd240)
rgb_reg <= 24'h00F;
else if(active_x == 12'd360)
rgb_reg <= 24'h0F0;
else if(active_x == 12'd410)
rgb_reg <= 24'hF00;
else
rgb_reg <= rgb_reg;
end
else
rgb_reg <= 24'h000;
end
endmodule

上一篇：【数字IC】技能拓展（2）Xilinx_Vivado_SDK_2019.1 开发指导
下一篇：【数字IC】高级数字 IC 设计（4）灰度转二值化设计

【立即报名】IIC上海2023，抽华为WATCH GT3

资料：高性能数据采集信号链知识

资料：精密数据采集信号链设计指南

资料：MEMS技术监控电机的运行状况

文章评论（0条评论）

登录后参与讨论

相关推荐阅读

责任全在软件 2023-03-19 20:38: 发福利|盘点下ICer常用的8个宝藏工具; 本文详细地总结了各式各样的宝藏工具，对于不同的技术开发具有较好的实用性、高效性、集成性，希望能够协助数字芯片设计爱好者们完成一些核心的开发工作。另外，文末给出了 21 各宝藏工具详细全称、主题领域、应...

责任全在软件 2023-03-18 22:19: 【数字IC】高级IC程序设计（18）关于 FPGA 设计知识的一百问; Verilog和 C 语言有点像，容易混淆，注意区分。先有电路，再写代码；写完代码，打开电路。（RTL && Schematic）。 Do 文件为自动化仿真。（do sim.do）。...

责任全在软件 2023-03-18 22:07: 【数字IC】高级IC程序设计（17）SoC 的卷积神经网络车牌识别系统设计; 对于《基于 SoC 的卷积神经网络车牌识别系统设计》的设计总览，可以参考上一篇文章《基于 SoC 的卷积神经网络车牌识别系统设计（1）引言》。接下来，就大概讲一下整体的设计流程，主要分为系统的搭建和车...

责任全在软件 2023-03-18 22:06: 【数字IC】高级IC程序设计（16）选择器; 在数字 IC 设计中，有时候需要从一组输入数据中挑出某一个数据出来，比如，输入有 “A、B、C、D” 四个数据，我们需要在特定的条件和特定的时刻输出特定的数据，如何输出特定的数据就是 “选择开关” ；...

责任全在软件 2023-03-18 22:04: 【数字IC】高级IC程序设计（15）比较器; 在数字 IC 设计中，总是需要对一些数据进行大小的比较，例如比较两个或者三个以上的数据的大小，接着进行排序，最终输出等等。于是，比较器（Comparator）的数字逻辑电路就应运而生。基于 8 位...

责任全在软件 2023-03-18 22:03: 【数字IC】高级IC程序设计（14）加法器; 加法器（Adder）是非常重要的，它不仅是其它复杂算术运算的基础，也是 CPU 中 ALU 的核心部件（全加器）。在数字计算机中，两个二进制数之间的算术逻辑运算（加、减、乘、除），基本上都是化成若干步...