双倍传输速率：核心频率，时钟频率，等效频率（
因为为时钟上升，下降沿均传输数据 等效频率 = 时钟频率*2
DDR中的预取bit逐渐提高 时钟频率 = 核心频率*n
颗粒的核心频率由于物理层面的限制，一直未有大幅度提升，等效频率的提升靠各种技术手段完成（差分时钟，预取）
预加载prefetch技术：核心是将一个cell的存储容量变大
假设位宽为8bit，则一般来说每一个cell里面存储8bit数据，ddr3来说预取是ddr的4倍，因此一个cell存储8bit*8 = 64bit的数据，一个时钟周期可以获取64bit的数据，工作频率大幅提升。
Ddr3结构框图（注意列片选的使用情况，10bit的cal只用了7bit）
差分时钟
ddr：double rate 体现再高低电平变化处都进行数据传输，引入ck#信号，正常的ck和ck#的交叉点进行数据传输，达到双倍传输速率的效果。同时CK#也起到了纠正的作用
数据选取脉冲（DQS）
/3 
文章评论（0条评论）
登录后参与讨论