原创可靠性第005篇系统级和元器件级ESD敏感度的区别和联系

 2023-12-5 23:27  737 2 2 分类: 模拟文集: 2 可靠性设计

[初次发表 23-12-05 最后编辑：23-12-09]

ESD并不完全是电子元器件的问题，也要从系统层面去考察。

公司最近有一个即将上市的电锯产品，测试的时候出现了静电导致内部MCU停机的问题。这个产品是电池供电的，不接交流电，试验发现在切割干燥的木料时有小概率会中途停机，如果安装上木屑收集器（一种类似吸尘器的附件），停机概率就明显大了，有的电机驱动功率MOSFET也烧毁了。这个现象在进入冬季后被发现，而在产品开发前期的夏季没有遇到过。因为交货日期迫近，所以大家非常焦急。在问题分析会上，有人说，内部的MCU是国产的，第一次用，抗干扰能力差太敏感。有人说是气流裹挟木屑产生了过高的电荷和电场，分布在ABS塑料外壳上，影响了内部的电路板。源-路径-敏感物，很快就分析出来了，但怎么改善，却莫衷一是。我翻开MCU的规格书，看到ESL是 Level 3 （HBM 4kV），是中等偏上的水平。再看电路板，烟盒大小，顶面灌胶和引线，底面和四边是散热铝壳。外壳和电路板就是通过线束相连的，是常见设计。

众说纷纭之时，公司的EMC专家出手了——出风口附近一个固定在外壳的LED，是关键路径，在LED的线上串接了2个磁珠，结果明显改善。那么MCU停机究竟是因为EMC，还是灯线护套的ESD，还有待揭晓。

系统和元器件在ESD测试方面有四个差别：

第一，目的不同。系统测试是为了评判在静电环境中系统有没有破坏性、永久性的功能丧失。根据情况，系统测试有时允许暂时失常和局部异常，只要在干扰撤销后能自然恢复即可接受，测试不以破坏系统为目的。元器件级测试是为了确保器件在经历取放、包装、焊接的过程中，能够承受一定的ESD事件而不损坏。元器件级测试是在探测芯片的承受能力或者说探测半导体微观结构物理极限特性，最终一定是元器件被破坏。

第二，加电条件不同。系统级测试时系统是加电状态，元器件级测试时元器件不加电。系统测试时，因为是加电工作状态，静电放电除了可能造成元器件的破坏，还可能引发复位、或者系统运行不稳定的情况，出现的现象比元器件级测试多很多。

第三，测试标准不同。系统级测试普遍采用 IEC 61000-4-2 标准，元器件级测试则采用 JESD22-A114 标准。IEC 标准的测量电路和 JESD22-A114 是相似的，都是以人体放电模型/ HBM 为基础。但是，在相同的电压下，IEC 标准的放电能量大约是 JS-001标准的 5 倍之多。会如此规范的原因是，元器件工厂会有完善的静电消除管理，所以元器件在制造过程中受到的静电威胁较小。而系统使用者所处的环境是不受控制的，受到ESD的威胁较大。

第四，要求达到的电压等级不同。一般元器件要求通过 HBM +/- 2kV 测试即可，而电子系统产品会要求通过 +/- 8kV 接触放电，+/- 15kV 空气放电的要求。这也说明电子系统产品所处的环境是要比元器件更加严酷。

由于上述不同，不能简单地用元器件的ESD敏感等级来评价系统的敏感度。系统级ESD敏感度又必然受到元器件ESD敏感度的影响，是元器件发生异常才引起了系统级异常，这个事实说明二者彼此不独立。从正向设计的思想看，问题就成了：如何量化系统级敏感度，如何在系统级敏感度和元器件敏感度之间形成关联？

根据参考资料，当前电子元器件行业开始尝试在元器件敏感度测试的时候增加测试项：

1）基于 IEC 61000-4-2 脉冲的人体金属模型（Human Metal Model，HMM）测试

和元器件的HBM模型相比，相同的是接触放电，差别是脉冲强度换成更强的 IEC 规格，元器件全程上电。

HMM的测试标准，参见 ANSI/ESD SP5.6

2）带电板放电模型/事件（Charged Board Model / Event，CBM / CBE）

和元器件的CDM模型相比，相同的是通过电场感应充电，差别是元器件所在的电路板的任意部位都允许接地（放电）。

3）电缆放电事件（Cable Discharge Event，CDE）

和元器件的TLP测试相比，这个项目侧重于有线通讯接口，基本思想是把电缆等效为电容，该电容因为地面拖拽、外部EMI、预先连接在远端上电设备等原因而充电，在接到设备的瞬间，电容对被测设备放电，形成干扰。

术语：

HBM = Human Body Model