原创利用_Virtex-5_LXT_FPGA_降低串行_I/O_的功耗、成本和复杂度

 2007-3-27 00:39  3193 3 3 分类: FPGA/CPLD

尊敬的工程师*，您是否关注...**
如何利用 Virtex-5 LXT FPGA 降低串行 I/O 的功耗、成本和复杂度? 如何利用能够提供高达 3.2Gbps 的连接功能，但功耗却低于 100 mW 的RocketIO™ GTP 收发器实现功耗预算? 怎样利用全兼容型嵌入式PCI Express端点和嵌入式以太网MAC模块降低设计成本? 如何利用先进的发射和接收均衡性能保证实现出色的信号完整性? 怎样利用 Xilinx 开发和调试工具、设计套件、IP、特性报告等以比您想象的还要快的速度构建标准兼容型串行接口? 更多...

研讨会Q&A精选供您参考：
世健国际贸易有限公司的李先生问：你觉得V5的PCI-E功能与PLX等公司提供的专用 PCI-E芯片相比有什么优势？中科院计算所的张先生问：在V4中的一个CLB中含有4个slice，而Virtex5中的一个CLB中只含有2个slice，为什么？是不是因为以前使用4-LUT，而现在使用6-LUT？中兴通讯的何先生问：请问支持2.5Gbps 的LVDS 接口吗？更多...