原创 cadence串扰仿真

2013-1-18 16:25 837 5 5 分类: PCB 文集: cadence

 

我们还是利用于博士的那个电路板,看一下cadence软件的串扰仿真,我们选取3跟信号线,见下图。
24343357_1342414786Pvt7.jpg
U6.N3-R36-U7.56
U6.P3-R36-U7.54
U6.P2-R36-U7.53
下面启动sigxplorer,
24343357_1342414948xl05.jpg
按着下图开始添加part,
24343357_1342414976FKgP.jpg
24343357_134241498197SB.jpg
24343357_1342415048w082.jpg
24343357_1342415055QkVv.jpg
24343357_1342415079Y202.jpg
完成后应该这个模样,IOP1 IOP2 IOP3 分别对应U6 的N3,P3,P2
IOP4 IOP5 IOP6 对应 U7的56 54 53 。
你可以设置MS1的一些参数,就是线间距,和导线的一些参数。
24343357_134241519004G3.jpg
24343357_1342415333Ri5r.jpg
24343357_134241536227PK.jpg
24343357_1342415400cX96.jpg
24343357_1342415438P1oF.jpg
给IOP分配激励,和上一篇文章一样鼠标点击名称,按下图设置。
24343357_1342415517ux6Z.jpg
24343357_1342415594OkL2.jpg
24343357_13424156015d2r.jpg
启动仿真,会弹出下面对话框,让我现在受害网络器件,我们选择中间的那根信号线。
24343357_1342415610GJgK.jpg
24343357_13424157341uG7.jpg
然后就会弹出波形,图片。
24343357_1342415741XNb0.jpg
放大局部。
24343357_1342415750aD4z.jpg
关于串扰我在博客里面,(http://blog.chinaunix.net/uid-24343357-id-3183274.html)有一篇文章是专门说他的,这里不罗嗦了,就是说一下cadence如何仿真串扰,然后我们可以把这个串扰的仿真update constraint 到约束管理器中,不知道为何我这里老是不行,先留个问号吧,以后再解决。
 
我把这个串扰仿真的工程文件放到附件,还有DSP,flash,ram的ibis模型文件,大家可以下载使用。
pcb

文章评论0条评论)

登录后参与讨论
我要评论
0
5
关闭 站长推荐上一条 /3 下一条