原创 verilog HDL中定义位宽 [高位:0] 、 [0:高位] 的 两种写法比较

这两种都是可以的，匹配方式都是从右看到左，反了会报错。比如wire a[7:0]；wire b[0:7]；assign a[7:0] = b[0:7];就是b的0给a的7。而a[7:0] = b[7:0]会报错。

两种都可以[高位：0]为降序表示，即高位在前，低位在后[0：高位]为升序表示，即低位在前，高位在后使用时哪种方便用哪个，习惯而已

两种方法都可以 只不过 [高位:0] [0:高位]的区别在于 从哪一位开始赋值不如输入序列为 1 0 0 1 1 1[高位:0] 赋值结果为：1 0 0 1 1 1[0:高位] 赋值结果为 1 1 1 0 0 1