第11章 仿真工具基本使用...
11.1 Modelsim简介...
11.2 Modelsim HDL仿真优势...
11.3 Modelsim基本使用...
11.3.1 Modelsim使用流程...
11.3.2 简单2-4编码器RLT仿真实例...
11.4 高级命令方式仿真...
11.4.1常用一些命令...
11.4.2其他命令学习方法...
11.4.3 DO文件的编写与使用...
11.5 Modelsim私藏技巧...
11.5.1利用modelsim模板建立testbench.
11.5.2 Wave 查看技巧...
11.5.3 仿真代码的修改...
第12章 VERILOG组合逻辑专题...
12.1组合逻辑描述方法...
12.1.1 assign语句实现组合逻辑...
12.1.2 always块实现组合逻辑...
12.2组合电路的分析方法...
第13章 VERILOG时序逻辑专题...
13.1 时序逻辑描述方法...
13.2时序电路的分析方法...
第14章 阻塞与非阻塞专题...
14.1.深入理解阻塞和非阻塞赋值的不同...
14.2 阻塞非阻塞语句的编程要点...
第15章 Verilog基本语法练习...
15.1简单测试信号(时钟、复位、数据流)...
15.2二选一多路器...
15.3数据流的选通...
第16章 VERILOG状态机专题...
16.1状态机的概念...
16.2 状态机的分类...
16.3 状态编码...
16.4 状态机的描述...
16.5 用状态机设计自动售货机控制器...
16.6 状态机要点总结...
第17章 函数与任务专题...
17.1 task和function说明语句的不同点...
17.2 task说明语句...
17.3 function说明语句...
17.4 函数举例...
17.5 递归函数及常量函数...
17.6 系统任务...
17.6.1 系统任务 $monitor
17.6.2 时间度量系统函数...
17.6.3 系统任务$finish.
17.6.4 系统任务$stop.
17.6.5 系统任务 $readmemb 和 $readmemh.
17.6.6系统任务 $random..
17.7 关于使用任务和函数的小结...
第18章 编译预处理、参数传递、可综合性...
18.1 编译预处理...
18.1.1 编译预处理概念...
18.1.2 常用编译预处理...
18.2 参数传递专题...
18.3 代码风格——可综合及不可综合及要点...
第19章 Verilog 高级语法练习...
19.1状态机的具体实现举例(I love you)...
19.2简单存储器的实现...
19.2.1 ROM的实现...
19.2.2 RAM的实现...
19.2.3 异步FIFO的实现...
第20章 集成开发软件工具Quartus II
20.1 QuartusII简介...
20.2工程实例介绍...
20.3准备...
20.4新建工程...
20.5设计输入...
20. 6 分析综合...
20. 7 布局布线...
20. 8下载与固化...
20. 9 总结...
第21章 基于集成工具的仿真和调试...
21.1 Modelsim与Quartus联合使用...
21.1.1联合准备工作...
21.1.2 Altera仿真库的介绍...
21.1.3利用Modelsim做前仿真...
21.1.4利用Modelsim做静态仿真...
21.1.5利用Modelsim做时序仿真...
21.2 在线调试与SignalTap Ⅱ的使用...
21.2.1 创建STP文件...
21.2.2 设置采集时钟...
21.2.3在STP文件中分配信号...
21.2.4 指定采样点数及触发位置...
21.2.5 逻辑分析仪触发控制...
21.2.6 编译嵌入SignalTap Ⅱ逻辑分析仪的设计...
21.2.7 SignalTap Ⅱ分析器件编程...
21.2.8 查看SignalTap Ⅱ采样数据...
21.2.9 数据保存...
第22章 参数化模块的概念及应用举例...
22.1 存贮器...
22.2 加法器...
22.3 FIFO..
22.4 PLL.
第23章 FPGA一阶实例...
23.1蜂鸣器的应用...
23.2扫描键盘的设计...
23.3LED数码管驱动器设计...
23.4 字符液晶显示驱动设计...
23.4.1 字符液晶H1602B.
23.4.2 字符显示控制器实现...
23.5 SDRAM控制器设计...
23.5.1 SDRAM的工作原理...
23.5.2 SDRAM控制器实现...
第24章FPGA的二阶实例...
24.1波形发生器的实现...
24.1.1基于verilog的波形发生器...
24.1.2基于IPcore的数字波形发生器...
24.2简易计算器的实现...
24.2.1矩阵键盘输入模块...
24.2.2数码管显示模块...
24.2.3计算器模块...
24.3简单的串并转换、并串转换模块...
24.3.1接收串行数据转并行...
24.3.2并行数据进行串行发送...
发布
用户423782 2014-2-26 09:50
用户427466 2012-8-29 13:56
用户402158 2012-8-27 15:08
用户427466 2012-8-21 14:20
用户1696769 2012-8-21 10:23