转载至宁负如来不负卿
http://l.zhang.sd.blog.163.com/blog/static/11891153120095247582221/
在使用Modelsim进行前仿时,出现:
** Error: (vopt-19) Failed to access library 'xilinxcorelib_ver' at "xilinxcorelib_ver".
进行后仿时,出现:
** Error: (vopt-19) Failed to access library 'simprims_ver' at "simprims_ver".
这是由于没有对Xilinx的库编译,以至Modelsim无法加载,而产生的错误。解决办法有很多,网上有篇文章介绍在Modelsim编译Xilinx库——“Modelsim中Xilinx仿真库的编译方法”,我按照文中的方法也没有成功。后来从网上找到了在ISE内编译库的简单方法,方法如下:
1. 将Modelsim目录下的modelsim.ini文件取消只读模式。这是为了方面ISE编译库后,将库的路径等信息写入modelsim.ini,这样只用编译一次,之后就不用再编译了,只有在库更新后才需要再编译。
2.在ISE的Source窗口中选中芯片的型号,process窗口中展开Desin Entry Utilities,双击其下的compile HDL simulation libariry。这样就完成自动编译ISE库,之后就可以使用Modelsim进行仿真了。生成的库在ISE安装目录\verilog\mti_se目录下面(用verilog时),由于modelsim.ini里面已经有了链接,所以不需要把库拷到Modelsim目录下面。
注意:要确保Process属性窗口(可以通过Process/Properties...来查看)中“Target Simulator”正确设置为“Modelsim SE”。
文章评论(0条评论)
登录后参与讨论