最近收到一位网友的来信，是关于使用FPGA，实现数据串行化和解串行（ser/deser）。问题是如何在解串行端进行时钟数据恢复（cdr）？我也没有做过相关课题，所以在此请有这一块经验的网友来讨论和分析，谢谢。
- 上一篇： PCB特性阻抗计算工具软件
- 下一篇： 吓人一跳的专家
EE直播间
更多
-
无线前沿新技术与测试技术峰会-线上直播 直播时间： 12月05日 09:30 -
首场直播发布： Keysight AP5000 系列新型高性价比模拟信号源 直播时间： 12月06日 10:00 -
全面掌握功率表应用及校准 直播时间： 12月10日 10:00 -
提升毫米波信号测试精度 直播时间： 12月18日 14:00
关闭
站长推荐
/2 
/2
文章评论（0条评论）
登录后参与讨论