原创 E1芯片如何实现同步和重同步2

FAS重同步标准

在E1模式下，一旦进入同步，芯片会自动检测FAS字中的错误。如果接收到的FAS字连续三次发生错误，那么成帧器达到了重同步的要求，状态寄存器会纪录此状态，如果同步使能位被清零，则此时开始重同步。通过使能帧同步标准位也可以降低重同步的标准。如果使能了此位，那么除了检测FAS字的错误，芯片还会检测非定位帧时隙0的比特2的错误，它们中任意一个（或同时）连续三次错误，则芯片开始重同步。

CAS重同步标准

如果CAS被使能，那么芯片会在多帧定位字中检测时隙16的错误。如果有两个多帧定位字接收错误，那么CAS多帧重同步标准位被设为1。但是，如果此时同步位被使能，那么就会开始在FAS级的重同步。通过设置CAS多帧标准位为1也可以降低CAS重同步的标准。当设置了此位，连续接收两个错误多帧定位字或者没能连续收到两个时隙16前四位为0的字(0000XXXX)，芯片都会进入重同步。

CRC4重同步标准

芯片进入同步后，如果使能了CRC4，那么它会在CRC4错误记录寄存器（CECR）中累计CRC4码字的错误。CCITT建议如果1000个码字中有超过914个CRC4错误，那么可以认为芯片错误地锁定码型，需要重新开始同步。在一种同步算法模式中，如果接收到的1000个码字中有915或更多的CRC4码字错误，则会有自动CRC4重同步标准强制进行重新的同步。在另一种同步算法模式中，可以通过监测CECR中的CRC4码字错误或者RFER管脚来进行芯片的重同步，此时只需将重同步比特位由0置为1或者进行硬件的复位。

参考文献