原创 采用三维线内锡膏检测的优点

尽管在公共领域有大量文章和实例说明采用三维锡膏检测(SPI)来控制印刷流程，排除/识别锡膏印刷错误的种种优点，但是仍有一些公司对三维锡膏检测存有顾虑。大多数公司与人士一致认为采用一定的检测方案是必要的，但是并不需要将自动三维检测作为主流技术。最近针对二维与三维的行业位置进行的一项调查结果显示三维技术更受青睐，每五个项目中有四个需要采用三维检测技术。本文介绍了最近一些成功的实例，说明采用三维锡膏检测实现的表面贴装技术(SMT)组装，并证明行业正在不断地朝着百分之百的线内三维锡膏检测方向发展。

锡膏印刷流程会产生很多缺陷已经是一个不争的事实(1，2，3，4，5，6，7，8)。一些刊物和公司甚至指出这类缺陷的数量已占总缺陷数量的80%。另外一个众所周知的事实是锡膏数量是判断焊点质量及其可靠性的一个重要指标(1，3，9，10，11)。100%的采用锡膏检测(SPI)将有助于减少印刷流程中产生的焊点缺陷(12)，而且可通过最低的返工(如清洗电路板)成本来减少废品带来的损失，另外一个好处是焊点的可靠性将得到保证(3)。计算结果表明回流前印刷缺陷的损失比回流后缺陷的损失小10倍，比在线测试缺陷的损失小70倍，比平面缺陷的损失小700倍。随着锡膏检测新技术的问世，结合了锡膏印刷和回流前三维锡膏检测的流程控制就势在必行。而且，线内流程控制已成为提高可靠性和节省成本的一个机会。

文章前面提及的大量刊物与实例说明了采用二维与三维锡膏检测控制印刷流程和排除或识别锡膏印刷错误的各种好处。大多数公司和人士认为在当今的制造领域，芯片规模封装(CSP)面临越来越大的挑战，加之装置已经降到了0201型，因而采用一定的检测方案已经成为当务之急。为什么很多公司还采用无锡膏检测，二维锡膏检测或带三维取样的二维锡膏检测作为锡膏检测方法呢？产生这种做法的原因很多，比如经济环境不景气，导致企业无法更新或购买新的设备等。尽管存在种种不利因素，但是过去几年新的技术革新仍使三维锡膏检测得到了业界的认可，许多公司对三维锡膏检测进行了投资。这些公司也从这一技术中大大获益，生产出可靠性高的部件，相比使用其他的检测设备，节省了很多成本。

由于接密间距装置，如0201，芯片规模封装(CSP)，球栅列阵(BGA)，圆柱栅格阵列(CCGA)等对锡膏数量有很高要求，所以要想成功制造这些装置，流程控制已经成为其中的关键环节。封装厂严格控制每一个组装流程以确保高成品率的能力使得它在市场上占据了有利位置。

最近用户100%采用三维线内锡膏检测完成的工作展示了锡膏检测和流程控制具备的优点。图例是采用安捷伦SP50设备得出的锡膏检测数据。安捷伦SP50是100%的线内二维和三维锡膏检测系统。这一系统使用了一个具有专利的成像链，因而可以持续提供20um/象素的分辨率，其速度可与高速运转的生产线媲美。所以用户可以获得二维和三维的锡膏信息，同时兼顾分辨率与速度。

在一家封装厂，安捷伦5DX X线检测系统可检测球栅列阵的产品质量，并分析球栅列阵的结果。在研究结果时可发现，有质量问题的地方，球栅列阵上的锡膏数量要偏高(见图1)。因此，锡膏检测系统上的微调可以发现锡膏数量的增加，并在生产上游发现这些缺陷，并防止这些缺陷进入下面的流程。早期发现这些缺陷可以节省返工带来的花费。另外，了解锡膏数量并控制它有助于实现焊接点长期的可靠性(3,9,10,11)。

根据锡膏检测结果(图2)，可以在第二个封装厂上发现在四方扁平封装(QFP)上出现的锡膏数量变化 。连续6个印刷电路板(PCB)上的锡膏数量减少了50%。三维锡膏检测系统发现了这一问题。进行了丝网印刷调整后，流程又重新回到了控制范围中。值得注意的是，如果只采用二维检测，将无法发现这一问题(换而言之，二维检测无法设别锡膏数量方面的信息)。

图3是锡膏检测系统检查出缺陷的另一个实例。出现印刷问题的地方，其区域、高度和数量的缺陷都已经显示出来了(图3A)。一旦锡膏检测系统检查出缺陷，并通过放大缺陷，肉眼都可以清楚地看到这些缺陷，就如实际锡膏垫的放大图所显示的(图3A)。在这一情况下，丝网印刷机的印刷速度就大大受影响，并生产出锡膏有问题的电路板。当印刷速度重新恢复正常，印刷效果也就正常了(肉眼可以识别，锡膏检测系统没有显示任何缺陷，见图3B)。

结论

在世界各地的生产线上可以找到无数类似的实例。不同装配厂的例子再次体现了对三维锡膏检测技术的需要程度。即使只减少了终端用户手中产品的一个缺陷，在短期内也可以说明对三维锡膏检测设备进行的投资是合理的。另外，生产出质量一流，可靠性能高的产品带来的声誉也是不可估量的。总而言之，二维和三维检测对于避免在生产下游出现劣质的印刷装置，确保装置的可靠性至关重要(图4)。现在的三维锡膏检测系统可以使用户改善流程，识别和排除缺陷，从而减少成本，赢得利润，创造出具有竞争力的高效组装流程。

作者：Stacy Kalisz Johnson，安捷伦科技公司，Email：stacy_johnson@agilent.com

参考书目：

1. "2D Versus 3D Solder Paste Inpsection". K Fauber. S. Johnson. www.agilent.com/see/aoi 2003.

2. "Process Control for Solder Paste Deposition." M. Owen, J. Hawthorne. SMTA '99. pp 488-493.

3. "Printing Guidelines for BGA and CSP Assemblies." D. Burr. SMI '98. p. 417-24.

4. "On-line Enhancement of the Stencil Printing Process." L. Barajas, E. Kamen, A. Goldstein.

5. "Solder Paste Printing." B. Bentzen. SMT in Focus. October 2000.

6. "Optimizing Printer-Based Solder Paste Inspection." J.Morini, J. Cronin, D. O'Neal. Circuits Assembly.

7. "Machine Capability Analyses of Solder Paste Printers." CTQ 2001.

8. "An Integrated Test and Inspection Strategy." D. Mendez. Apex 2000.

9. "A 3-D Solder Paste Inspection Strategy for CSPs and 0201s." R. Kelley, D. Tan.

10. "Flip-Chip/CSP Assembly Reliability and Solder Volume Effects." J. Clech. SMI `98. p. 315-23.

11. "3-D Solder Paste Inspection." R. Kelley, D. Clark. SMT. January 2001.

12. "An Integrated Test and Inspection Strategy." D. Mendez. Apex 2000.

13. "Tombstones". J. Hall. Circuitnet. May 2003.

14. "CBGA assembly user guide". www.ibm.com. May 2002.