原创 [转]Quartus II 10.0调用ModelSim-Altera 6.5e

1.Altera官网下载两款软件并安装

2.指定ModelSim-Altera 6.5e的安装路径。打开Quartus II 10.0软件，新建工程和文件并保存，然后在菜单栏选择 tools->options，在options选项卡中选中EDA tool options，在该选项卡中下面的ModelSim-Altera一项指定安装路径为D:/Altera/altera_modelsim/modelsim_ae/win32aloem（其中D:/Altera/altera_modelsim为ModelSim-Altera 6.5e的安装路径）

3.指定Quartus II 10.0仿真软件。在Quartus II 10.0界面菜单栏中选择Assignments->Settings,选中该界面下EDA Tool settings中的Simulation一项。 Tool name中选择ModelSim-Altera；Format for output netlist中选择开发语言的类型Verilog或者VHDL等，Time scale 指定时间单位级别，Output directory指定测试文件模板的输出路径（该路径是工程文件的相对路径）。

4.配置选择仿真文件。首先生成仿真测试文件，选择Quartus II 10.0开发界面菜单栏下Processing->Start->Start Test Bench Template Writer，提示生成成功，打开仿真测试文件（第3步中指定的Output directory 目录下找到后缀名为“.vt”的文件）并根据自己需要进行编辑。 然后接着上一步第3步的Simulation的界面，首先选择Compile test bench右边的Test benches,然后在出现的界面中选择New，在新出现的界面中Test bench name 输入测试文件名字，在Top level module in test bench 栏中输入测试文件中的顶层模块名，选中Use test bench to perform VHDL timing simulation并在Design instance name in test bench中输入设计测试文件中设计例化名默认为i1,然后在Test bench files栏下的file name 选择测试文件（在第3步中指定的测试文件输出路径下的后缀名为“ .vt ” 文件的测试文件），然后点击添加。一步一步OK。

5.仿真文件配置完成后回到Quartus II 10.0 开发界面。选择菜单栏Tools中的Run EDA Simulation Tool->EDA RTL Simulation 进行行为级仿真，接下来就可以看到ModelSim-Altera 6.5e的运行界面，观察仿真波形。

PS：第4步中的Test bench name和Top level module in test bench 以及Design instance name in test bench分别为“.vt”文件的文件名、模块名、Verilog或者VHDL文件中的模块的例化名。