原创 22nm 3D工艺FPGA细节披露及其与28nm FPGA PK图

 2012-5-7 14:22  2084 11 11 分类: FPGA/CPLD

Speedster22i是Achronix不久前发布的全球首颗22nm工艺FPGA，采用的是Intel 3D制造工艺。在Achronix公布产品细节的前一天，Intel也正式投产基于该工艺的产品。Achronix总裁兼首席执行官Robert Blake强调，Speedster22i FPGA产品是业内唯一针对应用的高端FPGA，其功耗是28nm高端FPGA的一半，成本也仅为其50%。

据Blake介绍，Speedster22i器件是首批包括内置端到端、硬核IP接口协议功能的FPGA，主要面向通信和测试应用。Speedster22i的硬核IP包括完整的I/O协议栈，可用于 10/40/100G、Interlaken、PCI Express gen1/2/3和用于2.133Gbps DDR3的内存控制器。在其他的FPGA中，这些功能都由可编程阵列来实现，使时序收敛具有挑战性并要求占用可编程阵列中高达50万个的等效查找表（LUT）。这给传统的FPGA设计增加了大量的成本和功耗，而在Speedster FPGA产品中它们都是基本的连接。此外，嵌入式硬核IP消除了采购、集成和测试这些功能相应的软核IP成本。

Speedster22i的HD和HP两个系列共享相同I/O功能和硬核IP。HD系列有四个成员，其中最大的器件拥有170万个有效的查找表和144Mb嵌入式RAM。该系列中的HD1000的工程样片将在2012年第三季度开始发货；HP系列则是基于异步内核的FPGA，利用了Achronix拥有专利的picoPIPE自定时钟体系结构，专为前馈数据流和DSP应用获得最大性能而设计。该系列预计在2013年一季度推出工程样片。

Achronix提供的资料中包括了其22nm和目前FPGA双雄所主导的28nm器件之间的性能对比。Blake表示，近年来，受制于功耗问题的困扰，高端FPGA在密度和速度上的增长速度都在放缓，而对于目标应用，嵌入式硬核IP消耗的功耗比在通用FPGA的可编程结构中执行相同功能要少90%。此外，英特尔的22nm FinFET工艺所提供的创新可降低功耗达50%，同时比构建在28nm平面工艺上的晶体管速度要快将近40%。对于HD系列器件而言，这些因素结合在一起带来了比主流FPGA低出最高可达50%的总功率消耗。