原创 基础篇： 第八章 第三方 EDA工具

第8章  第三方 EDA 工具

第三方EDA工具是指altera 以外的所有其他厂商提供的EDA软件工具的统称。

主要内容：

. 第三方EDA工具综述；

. 仿真的概念与modelsim 仿真工具；

. 综合的概念与synplify综合工具。

实现Quartus II与第三方软件接口的工具就是NativeLink，它支持第三方软件工具到Quartus II的无缝链接，使得双方在后台进行参数与命令交互，而使用者完全不用关心NativeLink的操作细节。

仿真简介：

仿真与验证是一门科学，在逻辑设计领域，仿真与验证投入的资源与初期逻辑设计的比重约为10：1，虽然FPGA/CPLD设计灵活、可以反复编程，这种灵活性在一定程度上可以弥补仿真与验证的不足，但是对于大型、高速或复杂的系统设计，仿真和验证仍是整个流程中的最重要的环节，目前国内外知名公司仿真验证和逻辑设计人员的配置比率超过4：1.

        待测系统（DUT）和测试模板（testbench）从同一个测试向量（testvector）获得激励，通过仿真系统（可以是软件或硬件环境）运行，然后将DUT和testbench的输出结果进行比较，输出并存储判断结果。仿真与验证主要包含3个方面的内容：第一是仿真系统组织原则；二是测试模板与测试向量的设计；最后是仿真工具的使用。

test Vector：，将所有激励组成测试向量可以有效地提高仿真效率和testbench的阅读和维护。简单系统可以直接在testbench中列写数据

testbench：应该包含对仿真结果的存储与检查部分。

（1）功能仿真：验证电路功能是否符合设计要求，不考虑电路门延迟与线延迟，重点为考察电路在理想环境下的行为和设计构想是否一致。

（2）综合后仿真。主旨在于验证综合后的电路结构是否与设计意图相符，是否存在歧义综合结果

（3）布局布线后仿真：指电路已经映射到特定的工艺环境后，综合考虑电路的路径延迟与门延迟的影响，验证电路是否能够在一定时序条件下满足设计构想的过程。主要目的在于验证是否存在时序违规，其输入为从布局布线结果抽象出的门级网表、testbench以及扩展名为SDO或SDF的标准延时文件。

Modelsim：目前最流行的仿真工具之一。主要特点是仿真速度快，仿真精度高，支持VHDL、verilog HDL以及VHDL和verilog HDL混合编程的仿真。

对于modelsim仿真工具的使用后续补充！