原创 第7讲 SPI和RAM IP核

2016-3-9 10:38 1860 19 22 分类: FPGA/CPLD

        由于本人写的博客文章字数多、图片也多,上传到EDN China网站时常出现图片模糊不清和超字数的现象。后经多番查找资料发现微软的Windows live writer可以支持离线写博客,且与word的兼容性好,而且能快速、高效地将博客发布到博客园网站(这个软件好像对CSDN、 EDN China的接口都不怎么支持),上传到网上的图片也很清晰。因此,以后我的文章主要发到博客园网了,在EDN China上仅贴出跳转链接,请诸位见谅。

http://www.cnblogs.com/huangsanye/p/5256494.html

 

PARTNER CONTENT

文章评论3条评论)

登录后参与讨论

用户3746198 2016-4-10 21:09

有梦想的青年,选对了路,剩下的就只有坚持了,专心做事,其余的交给时间

用户377235 2016-3-19 10:32

希望可以更具体,比如一些小事例rxlq

zhenghua1999_685339498 2016-3-19 09:28

在那里学啊?

用户377235 2016-3-18 17:27

本科除非很牛的学校,不然谁要你去做IC。本科学集成电路,现在做硬件。。。

莫问奴家名 2016-3-18 08:57

欲把西湖比西子,淡妆浓抹总相宜

用户1696769 2016-3-11 10:52

好的,谢谢你的支持。也希望你能继续在EDN撰写博文,分享经验。

用户945798 2016-3-9 10:36

好的,非常期待!我很喜欢END China,到时候记得通知我哦。

用户1696769 2016-3-9 09:39

我们非常抱歉,网站功能方面给您带来的困扰。请再坚持一段时间,我们正在进行网站全新的改版,这次是非常大的改动,会使用全新的博客平台和系统,会有非常大的改进和优化,并且可以支持到Windows Live Writer, 6月底之前就会上线。
相关推荐阅读
用户945798 2016-03-08 23:26
第8讲 异步并行接口时序设计(清晰版)
http://www.cnblogs.com/huangsanye/p/5256264.html...
用户945798 2016-03-08 16:03
第8讲 异步并行接口时序设计
【学习目的】 ①  学习异步并行接口的读写时序操作,掌握异步并口的时序描述方法; ②  复习inout双向端口的Verilog HDL描述方法及仿真方法; ③  掌握收/发双向通讯方式的仿真方法。 ...
用户945798 2016-02-06 14:13
第2讲 case语句及task任务块
第二讲 case语句及task任务块 实验任务: (1)用case语句实现具有译码功能的模块(类似于3-8译码器); (2)学会在testbench中使用task任务块语句,用它产生测...
用户945798 2016-02-06 14:12
新的开始——第1讲 复习verilog的基本语法及modelsim功能仿真
时过一年多后,我又重新拾起了FPGA这个工具,重启FPGA学习之路。为什么我会突然又继续学习FPGA呢?因为我的学位论文里需要用到它,我想把那个项目做好,除此以外,我还觉得FPGA将是我今年(20...
用户945798 2016-02-05 15:00
第3讲 状态机1--序列检测器
序列检测器 实验目的:用状态机设计一个序列检测器,实现对序列10010的检测。 状态转换图如下: 图1 序列检测器的状态转换图  对于以上状态图作出如下说明: (1)各箭头上方的数字表示状态跳转...
EE直播间
更多
我要评论
3
19
关闭 站长推荐上一条 /3 下一条