原创 《高速数字设计》学习笔记（二）

1.源端及负载阻抗的影响

        信号传输时，首先要看转折频率上的损耗是否可以接受(线缆有否传输该信号的能力)；其次要看源端、负载的影响（是否正确端接）。

        末端端接：ZL=Z0，消除第一次反射（最好的方法，但是要在很宽的频率范围内与特性阻抗匹配很困难）

        源端端接：ZS=Z0，消除第二次反射。但会导致接收函数变为1/2。通常补偿方法是远端不端接，这样末端电压加倍，补偿了输入端电压减半。缺点是有很大的信号反射回源端。

        短线：当传输线很短时，可以看作集总电路元件。此时必须满足

                                    长度<(1/6)[Tr/(LC)^0.5]

        只有当往返的延迟超过了信号的上升时间时，才会发生过冲和振铃。

2.未端接线路：

         对于未端接电路 ZL>>Z0，ZS可能大于也可能小于Z0

          ZS<Z0时  阶跃响应起始于一个接近100%的过冲。过冲可能导致参考地和外部地间的ground bounce（地弹）

          ZS>Z0时 阶跃响应始于一个很小的值，上升过程类似RC滤波电路的响应。时间常数接近 源端阻抗×线路总电容

3.线路中的容性负载：

           导致一部分信号在电容处发生反射，其余部分继续向终端传输。

           容性负载使通过它的信号上升时间劣化。（可否理解为信号需要对该电容充电，导致上升时间劣化？）

            等间隔容性负载（在地址线及数据线上挂接多个芯片时）导致：a.线路有效阻抗减少 b.线路传播延迟增加。导致定时裕量降低，且端接和驱动阻抗都不得不非常低。

            PCB蛇形走线可以作为有效的延迟线，延迟线通常会使输入信号的上升沿展宽。缩小蛇形走线间隔会增大耦合，导致上升沿进一步展宽。