原创 FPGA驱动VGA显示字符

能把代码贴出来看下吗？

好啊

楼主，，能否帮助我下。我最近一直搞不出来。。不知道怎么回事，，，，

？

对的，确实代错了，谢谢提出

特权大哥 我认为 Output Max Delay = 0.36ns + 2ns + 0.13ns = 2.49ns Output Min Delay = 0.12ns – 1ns – 0.13ns = -1.01ns这两个表达式有误的，按你和参考资料，你公式里边的PCB clock skew值是从源到目的寄存器的，所以我觉得这里的PCB clock skew应该是个负值-0.13ns， Output Max Delay = 0.36ns + 2ns + （-0.13ns） = 2.23ns Output Min Delay = 0.12ns – 1ns –（-0.13ns） = -0.99ns

知道了，谢谢了

哈哈，是我用错datasheet了，不过表我贴上去了，重点学方法啊。有时间我相应更改一下

下表就是图5.23对应的时间表。这个表看不到？ 我查了一下SDRAM_K4S641632H-UC60.pdf，它里面，使用的SDRAM器件速度等级为75时，Input setup time为1.5，Input hold time为0.8呀，而在这里是2和1，我看错了吗？

谢谢你