用户1415682的文章-第2页-面包板社区

 

文章

首页 我的博文

用户1415682 2008-11-24 10:43: 字符数组，字符指针，Sizeof总结[转]; 字符数组，字符指针，Sizeof总结 By sunny 发表于 2006-11-24 16:58:00 1.以字符串形式出现的，编译器都会为该字符串自动添加一个0作 ...; 2531 7 0 4

用户1415682 2008-11-22 13:17: Heap与Stack的区别（转载）; Heap与Stack的区别（转载）一、预备知识—程序的内存分配一个由c/C++编译的程序占用的内存分为以下几个部分 1、栈区（stack）— 由编译器自动分 ...; 2133 5 0 4

用户1415682 2008-11-4 20:06: Nios II中断简述及中断调试技巧; NiosII 的中断处理方式带有典型的RISC处理器的特征，所有的中断处理都从同一入口进入，然后由软件加以分配。负责分配工作的软件叫系统ISR，它是由开发系统提供 ...; 4196 7 0 7

用户1415682 2008-11-4 16:15: [转]do/while(0)的妙用; do/while(0)的妙用在C++中，有三种类型的循环语句：for, while, 和do...while，但是在一般应用中作循环时，我们可能用for和while要多一些，do...wh ...; 2119 6 0 6

用户1415682 2008-10-28 09:44: Avalon接口类型浅析——Avalon-MM接口与Avalon-ST接口辨析; 引自博客: riple 1. Avalon -MM接口：2006.11之前只有这一种接口，许多关于Nios的书里描述的都是这种接口。最早的一本SOPC书籍《挑战SOC》中Avalon ...; 3075 5 0 5

用户1415682 2008-10-13 14:36: [转]ALTERA公司CPLD的几个常见问题; 1、不用的管脚如何处理？不用的全局信号和专用输入管脚,应接地,如:Global clk,Global clear ,Ded input. 其他不用的管脚一般悬空. Maxplus2 中的报告 ...; 2794 4 0 4

用户1415682 2008-9-26 14:34: NIOS II 开发常见问题; 1. 怎样在TCL脚本分配管脚 source pin_assign.tcl 有点问题： # source stratix_pin_assign.tcl couldn't read file "stratix_pin_assign.tcl": no such fi ...; 5591 8 0 8

用户1415682 2008-9-26 14:01: NIOS II常用函数整理; 来源: 电子开发技术网作者:slam IO操作函数函数原型：IORD(BASE, REGNUM) 输入参数：BASE为寄存器的基地址，REGNUM为寄存器的偏移量函数说明：从基 ...; 3477 8 0 8

用户1415682 2008-9-24 12:10: Pin not assigned to an exact location ...; quartus 编译warning: Pin button not assigned to an exact location on the Device. 出现这种警告要注意,quartus 为你分配的引脚跟你实际定义的引脚会 ...; 4022 6 0 6

用户1415682 2008-9-23 15:11: [转]sof和pof; Altera公司的Quartus II开发工具可以生成多种配置或编译文件，用于不同配置方式。对于不同的目标器件，编译后开发工具会根据指定的FPGA器件自动生成 ...; 5496 4 0 4

用户1415682 2008-9-23 15:01: [整理]FPGA的被动串行配置方式; 现场可编程门阵列FPGA（Field Programmable Gate Array）是一种高密度可编程逻辑器件，其逻辑功能的实现是通过把设计生成的数据文件配置进芯片 ...; 3340 5 0 5

用户1415682 2008-9-23 13:43: [转]参数化模块库(LPM)的使用; LPM(Library Parameterized Modules)即参数化的宏功能模块库。应用这些功能模块库可以大大提高IC设计的效率。LPM标准在1990年被推出，1993年4月，LPM作为电 ...; 6919 8 0 8

用户1415682 2008-9-4 13:55: Verilog用于仿真的任务和函数; Verilog读取当前仿真时间的系统函数 $time,$realtime,和$stime函数返回当前仿真时间。 $time返回一个64位整数时间值。 $stime返回一 ...; 7170 5 2 7

用户1415682 2008-9-4 10:49: Verilog HDL教程; 嵌入式控制研究室 http://www.21control.com/FPGASOPC/HDL/VerilogHDL/Index.html; 2576 6 0 6

用户1415682 2008-9-4 09:45: 组合电路时序电路; 在学习verilog HDL赋值方式阻塞与非阻塞赋值时 , 有以下概念 . 赋值的类型的选择取决于建模的逻辑类型 § *在时序块的RTL ...; 3421 2 0 2

123 / 3 页下一页

关闭站长推荐

上一条

/3

下一条