最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
用户1436863
文章：16 阅读：59178 评论：9 赞：136
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
文章
首页 我的博文
用户1436863 2009-4-8 15:46
SDRAM数据输出CL,tAC
数据输出（读） CL，就是在CAS发出之后，仍要经过一定的时间才能有数据输出，从CAS与读取命令发出到第一笔数据输出的这段时间，被定义为CL（CAS Latency，CAS潜 ...
查看更多
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文