EE直播间
更多
文章
首页 我的博文
用户143688 2011-5-25 11:21
覆铜
所谓覆铜,就是将PCB上闲置的空间作为基准面,然后用固体铜填充,这些铜区又称为灌铜。 敷铜的意义: 1)减小地线阻抗,提高抗干扰能力; 2)降低压降,提 ...
用户143688 2011-3-23 17:49
LDO与DC-DC
        DCtoDC 包括 boost( 升压 ) 、 buck( 降压 ) 、 Boost/buck( 升 / 降压 ) 和反相结构,具有高效率、高输出电流、低静态电流 ...
用户143688 2011-3-21 15:42
数字电平标准
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介 ...
用户143688 2011-3-3 11:11
电磁继电器
电磁继电器线圈的连接        电磁继电器详细规范中一般对线圈的电压都给出工作电压,吸合电压,释放电压。电磁继电器在工作时线圈应施加额定工作电 ...
用户143688 2011-2-24 15:40
FPGA设计之时钟设计
时钟设计我们从宏观和微观两个方面来考虑,所谓宏观就是指考虑整个FPGA周边器件对FPGA时钟资源及时钟域使用的影响进行考虑,所谓微观指FPGA内部时钟设计的一些 ...
用户143688 2011-2-18 11:17
各种电平标准介绍
LVTTL与LVCMOS区别 TTL电平的VIH/VIL一般是2V/0.8V,VOH/VOL一般是 2.4V/0.4V,不论是3.3V还是5V的TTL都一样的;CMOS的VIH/VIL一般是70%VCC/30%VCC,VOH/VOL一般 ...
用户143688 2011-2-14 16:52
FPGA设计之复位系统的设计
FPGA的复位主要分为同步复位和异步复位两种,复位电平又分为高电平复位和低电平复位两种,那么我们系统设计中到底应该采用哪种复位设计呢? 根据Xilinx公司的 ...
用户143688 2011-2-14 15:55
用FPGA Editor提高设计效率(3)
这里简单介绍一下FPGA Editor中Probe在项目中的应用,一种简单而快速逻辑调试的方法。一般情况下电路板上都会把一些FPGA的管脚引出来作为GPIO来使用,方便以后 ...
用户143688 2011-2-14 15:28
用FPGA Editor提高设计效率(2)
当用户在GUI环境中编辑设计时,FPGA Editor能够记录用户动作。用户不仅可以保存记录动作流程,还可在以后重新使用记录的脚本并加以重复。当无法更改RTL,但又需 ...
用户143688 2011-2-14 15:26
用FPGA Editor提高设计效率(1)
利用FPGA Editor,你可以察看完成的设计并确定是否在FPGA构造一级真正实现了设计意图 – 而这对于任何工程师或现场应用工程师来说都是非常需要的。假设你拿到协 ...
用户143688 2011-2-14 14:01
转《我让女儿主动学习的秘密》作者俞敏洪
我之所以能够在这谈谈家庭教育的心得,确实是因为我接触的 孩子 太多了。从我在北大开始教书,一直到后来办新东方,到现在从新东方走出去的700多万学生。我看到 ...
用户143688 2011-2-9 11:37
MOSFET和三极管在电路设计中常用举例
用户143688 2011-2-9 10:36
瞬态抑制二极管
今天看以前别人做的一个板子,上面用了瞬态抑制二极管(Transient Voltage Suppressor)就简单的查了下相关资料,这里简单做个笔记吧。 瞬态抑制二极管简称TV ...
用户143688 2010-11-26 14:47
0欧电阻使用注意事项
大家在设计电路时经常会用到0欧电阻,可以给电路设计带来很大的灵活性。但是大家设计时要注意一般0603的0欧电阻的额定功耗是1/10W,而0欧电阻的实际阻值大约为2 ...
用户143688 2010-11-26 14:40
有源晶振与无源晶体
       无源晶体英文表述为crystal(晶体),是有2个引脚的无极性元件,需要借助于时钟电路才能产生振荡信号,自身无法振荡起来;         有源 ...
关闭 站长推荐上一条 /3 下一条