gujunyi1_407560534的文章-第3页-面包板社区

 

文章

首页 我的博文

gujunyi1_407560534 2010-6-3 11:21: 汇报下近况吧; 又发现好久没更新自己的博客了，最近在霍尼韦尔(中国)实习，由于项目比较忙，所以也没时间写博客了，我的工作主要就是建PCB封装库和Layou，好不容易基本 ...; 1832 9 2 11

gujunyi1_407560534 2010-5-9 21:50: 再谈磁珠抗干扰; 磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。磁珠是用来吸收超高频信号，像一些 RF 电路、 PLL 、振荡电路、 ...; 3465 7 1 8

gujunyi1_407560534 2010-5-5 18:10: 浅谈为什么大电容滤低频小电容滤高频的问题; 今天去某知名外企面试，问到了关于滤波电容时，为什么滤高频选择小电容而滤低频选择大电容的问题，面试官当时说从理论上讲电容的阻抗为1/jwC, 对于高频信号， ...; 10562 6 3 9

gujunyi1_407560534 2010-5-4 15:45: 浅谈电源滤波; 1 、理论上理想的电容其阻抗随频率的增加而减少 (1/jwc) ，但由于电容两端引脚的电感效应，这时电容应该看成是一个 LC 串联谐振电路，自谐振频率即器件的 ...; 3196 7 0 7

gujunyi1_407560534 2010-5-4 15:44: PCB布局布线中的降噪考虑与制板中的电容选择; 一、 PCB 布局降低噪声的检查要项 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 1 、抑制噪声源 ...; 2991 5 1 6

gujunyi1_407560534 2010-5-4 10:40: 浅谈整流桥(堆); 1 、整流桥 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 整流桥的作用就是整流，即把交流电变为直流电 ...; 7903 7 0 7

gujunyi1_407560534 2010-4-29 20:37: 硬件开发流程及注意事项; 1 、充分了解各方的设计需求，确定合适的解决方案 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 启动一个硬件开发 ...; 4366 5 0 5

gujunyi1_407560534 2010-4-28 22:59: 关于开关电源和地的几道经典问答题; Q1 ：如何为开关电源电路选择合适的元器件和参数？ ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / Answer ：很多 ...; 2661 7 0 7

gujunyi1_407560534 2010-4-28 21:29: 最全理想运放组成的运算电路详解; 3747 7 2 9

gujunyi1_407560534 2010-4-27 22:03: GSM移动通信及协议栈基础知识讲座; 1 、 GSM 简述 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / GSM 全名为： Global System for ...; 3050 6 0 6

gujunyi1_407560534 2010-4-23 16:12: FPGA与ASIC优势比较; ASIC 相对于 FPGA 的优势： (1) 功耗更低： ASIC 由于其门控时钟结构和异步电路设计方式，功耗非常低。这点对于一些简单设计并不明显， ...; 4063 5 1 6

gujunyi1_407560534 2010-4-23 16:11: FPGA与CPLD的区别; 项目 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / FPGA CPLD 备注结构工艺 ...; 3124 6 0 6

gujunyi1_407560534 2010-4-22 10:50: 锁相环(PLL)和延迟锁定环(DLL)的区别; In electronics, a delay-locked loop (DLL) is a digital circuit similar to a phase-locked loop (PLL), with the main difference being the abs ...; 5503 11 0 11

gujunyi1_407560534 2010-4-22 10:50: 理解FPGA中的RAM、ROM和CAM; 目前大多数 FPGA 都有内嵌的块 RAM(Block RAM) ，可以将其灵活地配置成单端口 RAM(DPRAM ， Single Port RAM) 、双端口 RAM(DPRAM ， Double ...; 7346 12 0 12

gujunyi1_407560534 2010-4-18 16:53: 手机射频指标的改进方法; 在通信产品的研发过程中，测量是一种基本的、必要的手段，但不是最后的目的。在研发过程中更重要的是通过对测量得到的数据进行分析、运用理论和经验，找到解决 ...; 3267 10 0 10

1 234 5 6 7 8 9 10 ... 13 / 13 页下一页

关闭站长推荐

上一条

/2

下一条