用户186411的文章-第2页-面包板社区

 

文章

首页 我的博文

用户186411 2009-8-25 18:48: 转电子科大tony的工作经验; 在公司里的几个月，做的项目其实不多，但是收获还是有一些，我觉得收获最大的是设计理念的改变，这也是我这段时间最想总结的，我会在后面逐渐阐述。 ...; 1683 5 0 5

用户186411 2009-8-25 18:30: warming; 1.Found clock-sensitive change during active clock edge at time time on register "name" 原因：vector source file中时钟敏感信号（如：数据，允许 ...; 2087 6 0 6

用户186411 2009-8-25 18:29: QUARTUS里全局时钟的设置; Assignments---setting---AnalysisSynthesis Setting的Fitter Setting的More setting 里AUTO Global Clock.选中的话工具会在布线时，自动把一些高扇出的时 ...; 14212 10 0 10

用户186411 2009-8-25 16:38: Quartus II中提高Fmax的一些设置; Quartus II中提高Fmax的一些设置因为设计需要，我们要有效的提高或保证Fmax达到一定的值，在进入细致的时钟约束前，可以通过一些常规的设置有效提高Fmax。 ...; 3630 7 0 7

用户186411 2009-8-25 12:49: 亚稳态; 基于 FPGA 的跨时钟域信号处理——亚稳态 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 在特权的上篇博 ...; 2015 5 0 5

用户186411 2009-8-25 11:41: 建立时间与保持时间; 时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错 ...; 2891 6 0 6

12 / 2 页

关闭站长推荐

上一条

/3

下一条