用户193865的文章-第2页-面包板社区

 

文章

首页 我的博文

用户193865 2009-7-22 22:08: 亚稳态分析; 1，简介这篇文章是我对电子设计中，亚稳态问题的一种分析和总结。文章通过对数字电路中器件的工作机制的介绍，引出亚稳态问题的发生机制。并通过对亚稳 ...; 3887 6 0 6

用户193865 2009-7-22 21:27: 建立时间与保持时间; 建立时间与保持时间建立时间（Tsu：set up time）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的时间不满足要求那么数据将不能在这 ...; 3506 6 0 6

用户193865 2009-7-22 17:01: Clock Shielding & Wire Spreading; clock shielding - usually, strongly driven clock net sare noise sources (attacker). Shieldig can avoid other stronger noise and isolate itself. ...; 3245 4 0 4

用户193865 2009-7-22 16:40: 任意分频的verilog语言实现(占空比50%); 1. 偶数倍（ 2N ）分频使用一模 N 计数器模块即可实现，即每当模 N 计数器上升沿从 0 开始计数至 N-1 时，输出时钟进行翻转，同时给计数 ...; 4386 4 0 4

用户193865 2009-7-17 15:55: NC Verilgog使用经验; 1.Verilog和Ncverilog命令使用库文件或库目录 ex). ncverilog -f run.f -v lib/lib.v -y lib2 +libext+.v //一般编译文件在run.f中, 库文件在lib.v中, ...; 2872 9 0 9

用户193865 2009-7-17 15:45: VCS仿真指南; VCS-verilog compiled simulator是synopsys公司的产品.其仿真速度相当快,而且支持多种调用方式;使用的步骤和modelsim类似,都要先做编译,再调用仿真. V ...; 5089 4 0 4

用户193865 2009-7-17 15:44: VCS + Debussy 仿真的大概过程; 1、调用debussy dump wave的函数； 2、先加上debussy命令用VCS编译； 3、再用debussy编译一遍工程；（2和3可以合在一起） 4、最后自动打开工程波形。在仿 ...; 3699 4 1 5

用户193865 2009-7-11 21:08: C summary; 32个关键字 auto 声明自动变量，缺省时编译器一般默认为auto volatile 说明变量在程序执行中可被隐含地改变 ...; 2282 5 0 5

用户193865 2009-7-2 19:14: 内联函数与宏区别; 介绍内联函数之前，有必要介绍一下预处理宏。内联函数的功能和预处理宏的功能相似。相信大家都用过预处理宏，我们会经常定义一些宏，如 #defin ...; 1803 5 0 5

用户193865 2009-7-2 19:13: SOCKET函数; 有时候我们要控制套接字的行为(如修改缓冲区的大小),这个时候我们就要控制套接字的选项了. getsockopt和setsockopt int getsockopt(int sockfd ...; 2568 7 0 7

用户193865 2009-6-29 16:53: dc概论之virtual clock; virtual clock一般用在没有时钟的路径上或者不是与系统同时钟的约束中。这里不讨论一般情况，嘿嘿。可以看下，下面设计中经常会遇到的情况：如何 ...; 4952 6 0 6

用户193865 2009-6-29 16:45: 倍频电路和时钟切换电路; 倍频电路如下：时钟切换电路，利用d锁存器原理：时钟切换：; 2971 4 0 4

用户193865 2009-6-29 16:43: STA中如何分析组合时钟产生的时钟脉冲; Question: I have a pulse-shaping circuit similar to the one shown in the following figure. In the following circuit, only the falling edge from and1/ ...; 3691 4 0 4

用户193865 2009-6-29 16:39: 时钟类型; http://bb2hh.blogbus.com/logs/19979076.html ic设计过程中，以及模块的划分之中，甚至版图的时候，我们都要确定系统有多少时钟，以及这些时钟的类型，和 ...; 7002 5 0 5

用户193865 2009-6-29 16:38: DC概论七之gated clock（1） - [IC]; 版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明 http://bb2hh.blogbus.com/logs/22268175.html 注明：如需转载，请注 ...; 7736 8 0 8

123 4 5 6 7 / 7 页下一页

关闭站长推荐

上一条

/3

下一条