用户193865的文章-第6页-面包板社区

 

文章

首页 我的博文

用户193865 2009-2-17 18:55: FPGA工程师面试试题3; FPGA与CPLD内部结构区别？ CPLD 以altraMAX7000这种PLD为例，可分为三块结构：宏单元（Marocell)，可编程连线（PIA)和I/O控制块。宏单 ...; 1975 5 0 5

用户193865 2009-2-17 18:54: FPGA工程师面试试题02; 这段时间去面试了几家公司，发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异步FIFO。可以说，这些个问 ...; 2273 7 0 7

用户193865 2009-2-17 18:53: FPGA工程师面试试题01; 1 什么是Setup 和Holdup时间？ 2 什么是竞争与冒险现象？怎样判断？如何消除？ 3 用D触发器实现2倍分频的逻辑电路？ ....... 4 什么是" ...; 2591 7 0 7

用户193865 2009-2-17 17:45: 做逻辑的难点在于系统结构设计和仿真验证; 做逻辑的难点不在于RTL级代码的设计，而在于系统结构设计和仿真验证方面。仿真验证的难点主要在于怎么建模才能完全和准确地去验证设计的正确性（主要是提高代 ...; 2616 5 0 5

用户193865 2009-2-17 17:43: FPGA学习笔记之六：HDL的四种建模方式; 在FPGA设计中，有四种HDL的建模方式:结构化描述方式；数据流描述方式；行为描述方式；混合设计描述…… 在FPGA设计中，有四种HDL的建模 ...; 2867 4 0 4

用户193865 2009-2-17 17:42: FPGA学习笔记之五：使用Verilog和合并设计ASIC或复杂FPGA 的基本流程; 用Verilog和合并设计ASIC或复杂FPGA 的基本流程：系统分析和说明；系统划分；块级设计；芯片集成；测试阶段…… 在实际设计中需要进行迭代 ...; 2294 5 0 5

用户193865 2009-2-17 17:42: FPGA学习笔记之四：FPGA结构与Altera的FPGA; FPGA的基本结构：可编程输入/输出单元；基本可编程逻辑单元；嵌入式块RAM；丰富的布线资源；底层嵌入功能单元；内核专用硬核。Altera的FPGA有高密度FPGA和Alter ...; 3531 5 0 5

用户193865 2009-2-17 17:41: FPGA学习笔记之三：Verilog HDL语言; Verilog HDL是一种硬件描述语言 (Hardware Description Language，HDL)。Verilog HDL类似于C语言，所以一般电子工程师很容易熟悉它。Verilog HDL可用于从算法级 ...; 2696 5 0 5

用户193865 2009-2-17 17:40: FPGA学习笔记之二：时序设计; FPGA时序设计的实质就是满足每一个触发器的建立(Setup)/保持(Hold)时间的要求；FPGA设计分为同步电路设计和同步电路设计；在通常的FPGA设计中对时钟偏差的控制 ...; 2511 4 0 4

用户193865 2009-2-17 17:38: FPGA学习笔记之一：PLD技术; PLD即Programmable Logic Device，可编程逻辑器件；PAL(Programmable Array Logic，可编程逻辑阵列)；GAL(Generic Array Logic，通用逻辑阵列)；CPLD(Complex P ...; 2668 5 0 5

用户193865 2009-2-17 17:33: FPGA 设计的四种常用思想与技巧; FPGA 设计的四种常用思想与技巧 FPGA/CPLD 的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，包括乒 ...; 1925 6 0 6

用户193865 2009-2-17 17:30: FPGA时序约束的几种方法; 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标 ...; 2771 10 0 10

用户193865 2009-2-17 17:28: FPGA\CPLD设计学习笔记; 题记：这个笔记不是特权同学自己整理的，特权同学只是对这个笔记做了一下完善，也忘了是从那DOWNLOAD来的，首先对整理者表示感谢。这些知识点确实都很实用，这 ...; 2283 5 0 5

用户193865 2009-2-17 17:25: Verilog 非阻塞赋值的仿真/综合问题（二）; ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 9.0 阻塞赋值简单例子有许多 ...; 2118 5 0 5

用户193865 2009-2-17 17:24: 流水线4位(4bit)加法器; 流水线 4 位 (4bit) 加法器 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 代码如下： `times ...; 7411 5 0 5

1 2 3 4 567 / 7 页下一页

关闭站长推荐

上一条

/3

下一条