用户212292的文章-第2页-面包板社区

 

文章

首页 我的博文

用户212292 2009-8-23 16:30: verilog的小陷阱2; reg clk="0"; always #(3) clk = ~clk; wire #4 clk_d1 = clk; 如上并不能实现将clk延时4ns的功能，clk_d1与clk的周期不相等。如果真要实现延时4ns，可以 ...; 1323 6 0 6

用户212292 2009-8-17 22:03: pdm与pwm(我只用pdm 希望你看了后也只用pdm，抛弃pwm); PDM是脉冲密度调制(pulse density modulation)，PWM是脉冲宽度调制(pulse width modulation)，与PWM类似 ,PDM也是通过改变高电平与低电平时间的比值得到不同的 ...; 6337 6 27 33

用户212292 2009-8-15 14:40: arm汇编编程的小经验; 编了几天的汇编，发现很是麻烦，尤其是在编写中断程序时。好在功夫没有白费，总算是成了，总结一些问题，如下： 1、编中断时，要设置好中断向量后，才能开中断 ...; 1303 4 0 4

用户212292 2009-8-13 22:47: 使用formality的技巧; 经常code大了之后，formality要消耗很多时间，甚至几天，十天都跑不出结果，最后abort完事。有人说只要是没直接报fail，就算过了，这也比较危险，都abort了，过 ...; 3187 6 0 6

用户212292 2009-8-8 20:45: verilog的小陷阱; reg a,b,ans; ans = (a+b)1;//式1 ans = (a+b+0)1;//式2 其中式1可能会出错，式2不会出错。; 1438 5 2 7

用户212292 2009-8-5 22:32: mips div指令说明 2; 汇编语言写的mips的div指令会被汇编器展开自动作检查，如div $2,$3 检查$3=0时，报7号异常；$3=-1,$2=0x80000000 时，报6号异常。 ...; 1615 5 0 5

用户212292 2009-8-4 22:19: 推荐一个搜索芯片资料的好地方; www.digchip.com 有时候在21ic搜不到的，在这儿能搜到很多，包括想要的。试试就知道了，好像要注册的，具体忘了; 1818 5 0 5

用户212292 2009-7-26 21:21: verilog和vhdl的比较; 其实这两种语言都能达到相同的目的，只是细节上有些不同而已。vhdl语法比较严谨，调用的module要先定义，用endif表示if语句的结束；verilog直接调用module，语 ...; 2759 6 0 6

用户212292 2009-7-17 23:17: rtl逻辑比较资源的问题; asic（vhdl，verilog）设计里很多的逻辑比较，譬如,=,!=,等等，根据我的经验 !=比逻辑等效的,=耗资源，逻辑等效的,=消耗资源相同。如a6和a=5消耗资源就 ...; 1855 5 0 5

用户212292 2009-7-15 09:04: 免费源码赠送之 pwm (vhdl); 写得超级精简的pwm模块，要的留mail，mail前后用空格隔开。; 2121 4 4 8

用户212292 2009-7-14 08:51: verilog的自动扩位陷阱; 如果a =10'b11_1111_1111,则 1、～a ==0; 2、～a ==5'b0; 3、～a ==4'b0; 上面的逻辑表达中，只有3是真的，1，2都是假的。哈哈没吓着你吧原因就是verilog会自 ...; 1891 6 0 6

用户212292 2009-7-12 15:50: dc（design compiler）的小问题; verilog和vhdl的参数是可以传递的，但如果dc用得不对，传递参数的module是不能处理的。调用次数少的可以改code，不使用传递参数的方式。但如果需要传递参数的mod ...; 2038 6 0 6

用户212292 2009-7-10 23:03: gcc与green hill的比较结果; 我的cpu是mips的，相同的标准的dhrystone代码，2个compiler跑出的性能差蛮多的，green hill优势很明显，dmips高，code size小。但是如果都跑mpeg2 decoder程序 ...; 1735 5 0 5

用户212292 2009-7-10 08:54: 串、并行口针脚的定义; 并行口和串行口是计算机中经常使用的通信端口。并行口与串行口的区别是交换信息的方式不同,并行口能同时通过8条数据线传输信息，一次传输一个字节;而串行口只 ...; 1565 5 0 5

用户212292 2009-7-6 23:23: 山寨版mips cpu; 事机成熟的时候，我准备提供山寨版mips cpu软核，是vqm格式的，可以拿来综合到fpga里直接用。软件部分提供dhrystone标准程序，外加带中断处理的简单应用程序 ...; 1226 7 0 7

123 4 / 4 页下一页

关闭站长推荐

上一条

/3

下一条