-
用户387953
2010-8-3 17:27
-
quartus 2 程序功能仿真时的问题
-
我写了一个 程序 功能 是两个按钮（Din）根据不同的组合在16*16点阵上显示三个字，一种组合动态显示一个字(lout)，用状态机来实现，程序 编译 时没问题，但功 ...
-
-
用户387953
2010-8-2 20:19
-
关于锁存器的综合细节
-
关于锁存器的综合细节 1、如果在case语句或if语句中对变量赋值不完整，也即不是对输入变量的所有取值情况输出变量都进行赋值的话，那么将会给输出变量综合出 ...
-
-
用户387953
2010-8-1 20:35
-
三种16位乘法器的程序
-
16位移位式乘法器 module multl16S(P,A,B); output P; input A; input B; reg p; reg temp; reg a; reg b; reg bitN; always @ (A or B) begin ...
-
-
用户387953
2010-7-26 15:30
-
同步设计
-
同步设计 同步设计概念： 就是设计要“步调一致”地处理数据，在电路设计中，这个“步调一致”徇的标尺是同一时钟的同一上升沿或下降沿，即所有电路 ...
-
-
用户387953
2010-7-26 15:08
-
阻塞非阻塞赋值的使用总结
-
阻塞非阻塞赋值的使用总结 1、在时序逻辑中，使用非阻塞赋值 2、在组合逻辑中，使用阻塞赋值 3、在同一always 块中，不要混合使用阻塞和非阻塞赋值 4、 ...
-
-
用户387953
2010-7-26 14:50
-
求助：存储器赋值问题
-
用Verilog HDL编写程序时怎么对存储器进行全部赋值呢？ 例如：reg count ; 怎么对进行全部赋值和直接提取里面的元素呢？ 请大侠们帮我看看。 ...
-
-
用户387953
2010-7-25 15:48
-
用quartus 2 7.2软件编译下载程序时的警告
-
用quartus 2 7.2软件编译下载程序时出现的警告是什么原因啊？而且我功能仿真的时候都没结果，不知道为什么，请大侠们帮帮忙。顺便帮我看看其他有什么需 ...
-
关闭
站长推荐
/3 
