最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
用户747821
文章：1 阅读：2015 评论：1 赞：3
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
文章
首页 我的博文
用户747821 2009-7-24 08:27
占空比为50%的Verilog分频
当 N 为偶数时， 1/N 分频比较简单，计数到 N/2 -1 即可。 例如1/20分频： module twenty_clk(reset,clk_in,clk_out); output clk_out; input r ...
查看更多
关闭 站长推荐上一条 /1 下一条
  • 帖子
  • 博文