全部
  • 全部
  • 标题
  • 简介
  • TAG
7nm IP 设计一次流片成功的秘诀
资料介绍

虽然迁移到更小工艺几何图形有许多好处,例如降低功耗及提升性能,但设计复杂性的增加给快速高效的仿真技术带来了更大的负担。此外,快速准确的电阻/电容 (RC) 提取也变得愈发重要。互连电阻在路径总电阻中的占比在持续加大。

从 40nm 到 7nm,相对导线电阻增加了 6 倍以上,而相应的 RC 网表可能使仿真时间增加 20 倍,加大了仿真负担。通过本文了解 Silicon Creations 如何使用 Analog FastSPICE Platform 来满足这些仿真需求,使其 7nm IP 设计一次流片成功。

查看完整文档,请立即下载
  • 可能感兴趣
X
广告