tag 标签: iv

相关博文
  • 热度 10
    2014-8-11 15:08
    927 次阅读|
    0 个评论
      1、仅C8L、IC8L、C9L使用1.0V核电压(V CCINT ),其它速度的均使用1.2V核电压。 2、对于作为LVDS传输的Bank必须接2.5V的V CCIO ,参考数据手册表1-20。 3、左边Bank(1、2)、右边Bank (5、6)均支持True LVDS(True mini-LVDS Transmitter),差分对信号无需外接匹配电阻。对应顶部Bank(7、8)、底部Bank(3、4)是通过Single-Ended Output Buffer以及外部电阻组合成LVDS, 即Emulated mini-LVDS Transmitter,差分对信号需要外接匹配电阻。 4、LVDS接口速率高达840Mbps(Tx)和875Mbps(Rx);DDR2接口速度达200MHz。 5、Cycolne IV支持LVDS、BLVDS(双向LVDS)、RSDS(Reduced Swing Differential Signaling)、mini-LVDS(主要用于LCD控制)和PPDS(Point-to-Point Differential Signaling)等高速差分I/O标准。 6、左边Bank(1、2)的LVDS差分引脚编号为DIFFIO_Lxxp与DIFFIO_Lxxn,右边Bank(5、6)为DIFFIO_Rxxp与DIFFIO_Rxxn,顶部Bank(7、8)为DIFFIO_Txxp与DIFFIO_Txxn,底部Bank(5、6)为DIFFIO_Bxxp与DIFFIO_Bxxn。其中:p表示“+”信号,n表示“-”信号;L表示“左边”,R表示“右边”,T表示“顶部”,B表示“底部”;xx为0-61。注意:不同型号(EP4CExx)、不同封装(如EP4CE40的F484与F780),其可用IO引脚数量不同,0-61不会全部都有,而且有些只有p,有些只有n,使用时一定要根据型号和封装仔细引用。 7、在QuartusII中,可使用*.tcl文件对引脚进行分配和约束,点击“Tools|Tcl Scripts”,在弹出窗口中先选择文件(第一次可拷贝一个样本文件,或用“File|New|Tcl Script File”建一个新文件),然后点击“Open File”打开文件编辑、修改、保存。再次点击“Tools|Tcl Scripts”,选中文件并点击“Run”才能把引脚分配和约束信息关联到顶层模块中(如:“top.bdf”。 8、在QuartusII的引脚分配文件*.tcl中使用: set_instance_assignment -name IO_STANDARD "2.5V" -to led 将信号“led”定义为2.5V IO电平,要求其所在Bank的V CCIO =2.5V,如果V CCIO 改为3.3V,可使用缺省IO_STANDARD=3.3V,将*上述约束语句用“#”注释掉并“run”后,还要执行“Assignment Editor”,将以前的led电平约束行删除掉并保存!当然将上述约束语句改为: set_instance_assignment -name IO_STANDARD "3.3V" -to led 然后“run”一次。 9、在使用Altera FPGA的系统中,当硬件电路的某个Bank的V CCIO 修改后,必须在QuartusII中做相应的更改设置,具体方法是: 启动Pin Planner,放大FPGA引脚分配图,每个Bank边上有个小图,其中有“IOBANK_x”字符(如果没有,可在右击菜单中选择“Show I/O Banks”),右击它,在右键菜单中选择“I/O Bank properties…”,然后修改“I/O Bank V CCIO ”即可。
  • 热度 17
    2013-10-3 21:48
    1002 次阅读|
    8 个评论
    最近在搞了个64通道的LVDS,采用Altera 的Stratix IV,哎呦,把大家搞残了~ 先不说其他的,Altera的LVDS只支持10位解串,采用Serdes,若超过10bit,则采用DDIO +快慢时钟,进行解串,我们采用的ADC是12bit的LVDS,对于64CH啊,由于Altera采用的是DDIO +LC进行搭建,保证几个通道很容易,保证64CH,确实恼火,最后,采用每个通道进行DELAY的约束,太麻烦了。 Altera 这方面太不给力了,Xilinx的ISerdes都支持12bit很容易啊~ 在此给大家提个醒,对于LVDS10BIT,考虑省钱,采用altera的是可以;若对于LVDS12BIT,通道数很多的情况下,采用xilinx的。 血的教训,差点项目延期了,光LVDS这块,调试搞了半个月
  • 热度 5
    2012-9-20 14:12
    2725 次阅读|
    0 个评论
      ALTERA公司的CYCLONE V 已经发布,样片已经有了,接下来就会量产,明年就会出现基于CYCON V的开发板。自己关注这个芯片已经有些日子了,现在的资料虽然不是很多,但也正好提前了解一下这个芯片。   CYCLONE V 虽然离我们还远一些,但CYCLONE IV早已经量产了,新的设计完全可以考虑用这个芯片。最近手里在设计两款基于EP4CE15F的开发板,都是关于USB方面的,正好可以验证CYCLONE IV的设计。先说一下FPGA(这里指第四代 CYCLONE IV)与DDR2相关的需要注意的一些问题。   FPGA与外部存储器相关的设计,ALTERA有专门的论述,在其网站上可以找到, http://www.altera.com.cn/literature/lit-external-memory-interface.jsp   。不过,ALTERA提供的与外部存储器相关的资料太多,太繁杂,往往让人摸不到头脑。如果没有半年或者是一年的时间,根本无法去真正设计一块电路板。这里从引脚锁定开始,详述一下DDR2与FPGA相关的设计。   先说一下FPGA的封装,我选择的是BGA封装的EP4CE30,在整个CYCLONE IV中的位置如下:        EP4CE30有足够的资料去支持DDR2,我选择的DDR2是16位宽的,下表是EP4CE30 每个边(SIDE)所支持的DDR2的数量。可以看到,每个边支持2个16位数据宽度的DDR2,这样,一片FPGA共四个边,共支持8个DDR2,对一般的应用是足够的了。          和前几代CYCLONE一样,与外部存储器相关引脚的命名是一致的,如DQSXY,其中DQS代表数据选通信号,X代表DQS组的序号,Y代表这个组所在的边,或者叫侧(SIDE),见下图,      从上图可以看出,左边和右边支持的DQS较少,分别只有4个,而上边和下边则较多,分别有6个。所以在选择FPGA与DDR2相连的边时,建议选择上边(TOP)或者是下边(BOTTOM)。   一个DQS只支持8位的数据DQ,当然也包括与这8位DQ相关连的DM。这三个信号是相关联的,在引脚分配的时候,有很多注意的地方。如最上边的BANK8,含有三个DQS信号,分别是DQS1T、DQS3T、DQS5T,其中DQS1T只能和DQ1T分在一组,而不能与其它线的DQ线组合在一起。   关于差分时钟线,也是有要求的,参考资料中如下的描述:                                                         1、In DDR2 and DDR SDRAM memory interfaces, the memory clock signals (CK and CK#) are used to capture the address signals and the control or command signals.  2、CK/CK# pins must be placed on differential I/O pins (DIFFIO in Pin Planner) and in the same bank or on the same side as the data pins. You can use either side of the device for wraparound interfaces. As seen in the Pin Planner Pad View, CK0 cannot be located in the same row and column pad group as any of the interfacing DQ pins.   大意是这样:差分时钟线只能锁定在差分IO上,并且与数据线DQ所在的BANK或者边在一起。        其它的部分参见其它博客。     我的博客: http://www.eefocus.com/liangziusb/blog/ 我的淘宝店铺: http://shop64171919.taobao.com 良子.2012年    承接USB开发工程 代写USB毕设 QQ:2687652834    392425239  
相关资源
  • 所需E币: 0
    时间: 2021-4-8 22:49
    大小: 2.9MB
    上传者: bwj312
    半导体云讲堂——纳米材料及纳米电子器件IV和CV测试.pdf
  • 所需E币: 0
    时间: 2021-4-8 22:47
    大小: 1.57MB
    上传者: bwj312
    半导体云讲堂——二维材料石墨烯及其电子器件IV和CV测试.pdf
  • 所需E币: 0
    时间: 2021-3-19 22:56
    大小: 4.95MB
    上传者: samewell
    Altera_CycloneIVDeviceHandbook
  • 所需E币: 0
    时间: 2021-3-21 18:33
    大小: 3.4MB
    上传者: Goodluck2020
    NIOS那些事儿(CYCLONEIV补充)REV1.1
  • 所需E币: 0
    时间: 2021-3-17 17:36
    大小: 107.82KB
    上传者: czdian2005
    Altera_PinInformationfortheCyclone®IVEP4CE22Device
  • 所需E币: 5
    时间: 2020-11-16 17:17
    大小: 309.45KB
    上传者: stanleylo2001
    低成本、低功耗FPGA主导——CycloneIVFPGA器件系列[摘要]Altera新的Cyclone®IV系列FPGA器件巩固了Cyclone系列在低成本、低功耗FPGA市场的领导地位,并且目前提供集成收发器功能的型号。CycloneIV器件旨在用于大批量,成本敏感的应用,使系统设计师在降低成本的同时又能够满足不断增长的带宽要求。CycloneIV器件系列是建立在一个优化的低功耗工艺基础之上,并提供以下两种型号:CycloneIVE—最低的功耗,通过最低的成本实现较高的功能性CycloneIVGX—最低的功耗,集成了3.125Gbps收发器的最低成本的FPGACycloneIVE器件可以在1.0V和1.2V核电压下使用。欲了解详细信息,请参考PowerRequirementsforCycloneIVDevices章节。CycloneIV器件集成了一个可选择的低成本收发器,在未影响性能的情况下,节省了功耗及成本。针对无线、有线、广播、工业,用户以及通信等行业中的低成本的小型应用,CycloneIV器件无疑是最理想的选择。
  • 所需E币: 0
    时间: 2020-9-19 21:07
    大小: 158.68KB
    上传者: bwj312
    FPGAPCG-01008Cyclone®IVDeviceFamilyPinConnectionGuidelines
  • 所需E币: 0
    时间: 2020-8-25 23:30
    大小: 10.86MB
    上传者: samewell
    Altera_CycloneIVDeviceHandbook.pdf
  • 所需E币: 0
    时间: 2020-8-25 23:31
    大小: 132.45KB
    上传者: samewell
    Altera_PinInformationfortheCyclone®IVEP4CE22Device.pdf
  • 所需E币: 0
    时间: 2020-8-24 00:18
    大小: 3.79MB
    上传者: czdian2005
    NIOS那些事儿(CYCLONEIV补充)REV1.1.pdf
  • 所需E币: 3
    时间: 2019-12-28 23:52
    大小: 151.5KB
    上传者: givh79_163.com
    ThisapplicationnoteshowsmeasurementstakenusingtheMAX2205RFpowerdetectorforvariouspeak-to-averageratiosignals.ItalsomathematicallyexploresthetheoryofoperationoftheMAX2205.……
  • 所需E币: 5
    时间: 2020-1-1 23:42
    大小: 815.75KB
    上传者: wsu_w_hotmail.com
    这篇应用指南介绍如何用B1500A容易地配置精确的IV和CV测量系统。用AgilentB1500AMFCMU和SCUU进行IV和CV测量应用指南B1500-3AgilentB1500A半导体器件分析仪引言参数表征既需要进行电流―电压(IV)测量,也需要进行电容―电压(CV)测量。目前开发的制程技术通常需要通过单通道对晶圆上器件进行精确的IV和CV测量。AgilentB1500A半导体器件分析仪在单台主机中使用新的单插槽多频率电容测量单元(MFCMU)和两块SMU单元,从而能够支持单通道的IV和CV测量。在一个探针台上完成IV和CV这两种测量并不容易。基于SMU的IV测量采用三轴连接头,而基于CMU的测量则使用BNC连接头。这两种测量间的切换是繁杂和费时的,并且很容易造成错误测量。例如,当通过手动切换测量电缆时,需要同时保持在晶圆上的探针不变。在这种情况下,当切B1500A的SMUCMU复合单元这篇应用指南介绍如何用B1500A换电缆时,摩擦产生的电荷就有可能(SCUU)解决了这些测量问题。SCUU可容易地配置精确的IV和CV测量系统。损坏器件。除电缆连接问题外,为得实现IV和CV测量间精确和轻松的切到精确的测量结果,还必须正确设置换,并且节省了购置复杂的外部开关与电容测量相关的误差补偿参数。矩阵仪器的开支。用……
  • 所需E币: 4
    时间: 2020-1-2 01:51
    大小: 74.5KB
    上传者: 二不过三
    在与电流输出的传感器接口的时候,为了把传感器(变送器)输出的l~l0mA或者4~20mA电流信号转换成为电压信号,往往都会在后级电路的最前端配置一个I/V转换电路,仅仅使用一只I/V转换取样电阻,就可以把输入电流转换成为信号电压,其取样电阻可以按照Vin/I=R求出,Vin是单片机需要的满度A/D信号电压,I是输入的最大信号电流。这种电路虽然简单,但是却不实用……4~20mA输入的I/V转换前置处理电路|作者:北京江雪山||摘自:中电网||||在与电流输出的传感器接口的时候,为了把传感器(变送器)输出的l~l0mA||或者4~20mA电流信号转换成为电压信号,往往都会在后级电路的最前端配||置一个I/V转换电路,图1就是这种电路最简单的应用示意图。||仅仅使用一只I/V转换取样电阻,就可以把输入电流转换成为信号电压,||其取样电阻可以按照Vin/I=R求出,Vin是单片机需要的满度A/D信号电||压,I是输入的最大信号电流。||这种电路虽然简单,但是却不实用,首先,其实际意义是零点信号的时候||,会有一个零点电流流过取样电阻,如果按照4~20mA输入电流转换到最大||5V电压来分析,零点的时候恰好就是1V,这个1V在单片机资源足够的时候||,可以由单片机软件去减掉它。可是这样一来。其有用电压就会剩下5-1=||4V而不是5V了。由于单片机的A/D最大输入电压就是单片机的供电电压,||这个电压通常就是5V,因此,处理这种简单的输入转换电路时比较麻烦。||为了达到A/D转换的位数,就会导致芯片成本增加。||解决上面问题的简单方法是在单片机输入之前配置一个由运算放大器组成||的缓冲处理电路,见图2。……
  • 所需E币: 3
    时间: 2019-12-25 10:28
    大小: 675.77KB
    上传者: 微风DS
    AdvancedAnalogIntegratedCircuitsAdvancedAnalogIntegratedCircuitsDongmeiLiElectronicEngineeringDept.,TsinghuaUniversityFall,2004DongmeiLiElectronicEngineeringDept.,TsinghuaUniversityAdvancedAnalogIntegratedCircuitsCoursesyllabusandcalendarFall,2004DongmeiLiElectronicEngineeringDept.,TsinghuaUniversityAdvancedAnalogIntegratedCircuitsIntroductionWhyAnalog?Whyisanalogdesignchallenging?Fall,2004DongmeiLiElectronicEngineeringDept.,TsinghuaUniversityAdvancedAnalogIntegratedCircuitsWhyAnalog?aDevelopmentofdigitization……
  • 所需E币: 3
    时间: 2020-1-4 12:12
    大小: 855.2KB
    上传者: 2iot
    Altera于2008年第二季度推出Stratix®IV和HardCopy®IV器件系列标志着世界上首款40-nmFPGA和业界唯一40-nmASIC无风险移植途径的诞生。Altera通过三年周密的规划和开发,并与代工线合作伙伴台积电(TSMC)协作,最终获得成功,交付定制逻辑器件展示了无可争议的产品领先优势。Altera随后于2009年第一季度发布Arria®IIGX和StratixIVGTFPGA系列,实现了业界最全面的收发器系列产品。表1所示为Altera开发世界上首款40-nmFPGA的历史过程。白皮书在40-nm工艺节点实现世界上最先进的定制逻辑器件引言Altera于2008年第二季度推出StratixIV和HardCopyIV器件系列标志着世界上首款40-nmFPGA和业界唯一40-nmASIC无风险移植途径的诞生。Altera通过三年周密的规划和开发,并与代工线合作伙伴台积电(TSMC)协作,最终获得成功,交付定制逻辑器件展示了无可争议的产品领先优势。Altera随后于2009年第一季度发布ArriaIIGX和StratixIVGTFPGA系列,实现了业界最全面的收发器系列产品。表1所示为Altera开发世界上首款40-nmFPGA的历史过程。表1.Altera40-nm器件的开发过程日期里程碑2005年第一季度Altera启动40-nmFPGA和HardCopyASIC系列开发,在40-nm工艺上开始与TSMC合作。2005年第四季度Altera的第一组9种40-nm器件测试芯片投片2006年第二季度测试芯片结构评估2007年第四季度TSMC发布产品级45-nm工艺,加强与Altera的合作。……
  • 所需E币: 5
    时间: 2020-1-4 12:12
    大小: 2.78MB
    上传者: 16245458_qq.com
    FPGA用户不断追求能够突出产品市场优势的新途径,对此,他们在新需求下定义了新系统。新需求一般包括增强功能、提高处理性能、降低功耗、实现定制功能,以及可编程能力等。在向更小的工艺尺寸迈进时,为满足这些需求,成熟的方法是继续提高FPGA密度。然而,迈向40nm等更小的工艺尺寸时并非一帆风顺。40-nm工艺节点的动态功耗减小了,但是,晶体管额外产生的泄漏电流使静态功耗增大(更短的栅极长度)。通过工艺方法以及可编程功耗技术等体系结构创新,Altera的40-nmStratix®IVFPGA不但增强了功能,提高了处理性能,而且还降低了功耗。本白皮书提供的基准测试数据表明,Altera®StratixIVFPGA比Virtex-5FPGA快35%,详细的体系结构分析表明,除了所提供的8-Gbps收发器之外,StratixIVFPGA的基本逻辑单元Virtex-5FPGA容纳的逻辑多1.8倍。白皮书40-nmFPGA:体系结构和性能对比FPGA用户不断追求能够突出产品市场优势的新途径,对此,他们在新需求下定义了新系统。新需求一般包括增强功能、提高处理性能、降低功耗、实现定制功能,以及可编程能力等。在向更小的工艺尺寸迈进时,为满足这些需求,成熟的方法是继续提高FPGA密度。然而,迈向40nm等更小的工艺尺寸时并非一帆风顺。40-nm工艺节点的动态功耗减小了,但是,晶体管额外产生的泄漏电流使静态功耗增大(更短的栅极长度)。通过工艺方法以及可编程功耗技术等体系结构创新,Altera的40-nmStratixIVFPGA不但增强了功能,提高了处理性能,而且还降低了功耗。本白皮书提供的基准测试数据表明,AlteraStratixIVFPGA比Virtex-5FPGA快35%,详细的体系结构分析表明,除了所提供的8-Gbps收发器之外,StratixIVFPGA的基本逻辑单元比Virtex-5FPGA容纳的逻辑多1.8倍。引言StratixIVFPGA提供680,000个逻辑单元(LE),22Mbits内部RAM,以及1,300多个18x18乘法器,进一步增强了功能,提高了系统集成度。核心架构采用了创新的逻辑单元进行开发,即,自适应逻辑模块(ALM),它采用MultiTrack互联体系结构进行布线,以更少的跳转实现了最大的连通度。低功耗技……
  • 所需E币: 4
    时间: 2020-1-4 23:37
    大小: 144.06KB
    上传者: 16245458_qq.com
    ParallelCableIV……
  • 所需E币: 5
    时间: 2020-1-5 22:21
    大小: 372.4KB
    上传者: 238112554_qq
    【小册子】40nmStratixIV现场可编程门阵列和HardCopyIV专用集成电路(40-nmStratixIVFPGAsandHardCopyIVASICs)40nmStratixIV现场可编程门阵列和HardCopyIV专用集成电路宣传小册子。thinkANDnotORAltera@40nmWhatifyoucoulddesignwiththehighestperformanceANDthelowestpower?WiththebenetsofbothFPGAsANDASICs?WithdesignsoftwaredeliveringthehighestlogicutilizationANDthefastestcompiletimes?Youcan,withAltera’snew40-nmStratixIVFPGAsandHardCopyIVASICs.Ourdevicesdelivernewlevelsofintegration,freeingyoutoinnovatewithoutcompromise.Sogoahead―thinkAND,notOR.InnovationwithoutcompromiseWe’reproudtointroducethemarket’srst40-nmdevices―ourStratixIVFPGAfamilyandHardCopyIVASICfamily.Bothdevicefamilies,availablewithandwithouttransceivers,deliverperformance……
  • 所需E币: 5
    时间: 2019-12-24 23:13
    大小: 4.53MB
    上传者: 2iot
    对于当今的高速存储器件,难以保证其外部存储器接口能够满足各种时序要求。Altera®提供外部存储器物理层接口(PHY),这一ALTMEMPHY宏功能结合了源同步和自校准电路来提高系统时序余量,从而解决了这一难题。物理层接口是一种即插即用解决方案,使用功能强大的Quartus®IITimeQuest时序分析器进行时序约束和分析。这一PHY宏功能结合Cyclone®III、Stratix®IV、StratixIII和Arria®IIGXFPGA的各种器件特性,简化了外部存储器接口的实现。本文档中所有StratixIV和StratixIII器件的信息分别适用于HardCopy®IV和HardCopyIII器件。AN438:约束并分析StratixIV,StratixIII,ArriaIIGX和CycloneIII器件外部存储器接口时序引言对于当今的高速存储器件,难以保证其外部存储器接口能够满足各种时序要求。Altera提供外部存储器物理层接口(PHY),这一ALTMEMPHY宏功能结合了源同步和自校准电路来提高系统时序余量,从而解决了这一难题。物理层接口是一种即插即用解决方案,使用功能强大的QuartusIITimeQuest时序分析器进行时序约束和分析。这一PHY宏功能结合CycloneIII、StratixIV、StratixIII和ArriaIIGXFPGA的各种器件特性,简化了外部存储器接口的实现。本文档中所有StratixIV和StratixIII器件的信息分别适用于HardCopyIV和HardCopyIII器件。本应用笔记详细介绍了与外部存储器接口总体性能有关的各种时序通路,以及ALTMEMPHY宏功能分析这些通路时使用的时序约束和时序分析。本文档介绍的内容适用于CycloneIII、StratixIV、StratixIII和ArriaIIGX器件。这一应用笔记主要介绍基于ALTMEMPHY的外部存储器接口时序约束。关于基于ALTDQ_DQS宏功能的外部存储器接口以及其他源同步接口时序约束和分析的详细信息……
  • 所需E币: 4
    时间: 2019-12-24 23:06
    大小: 1.77MB
    上传者: wsu_w_hotmail.com
    PCIExpress高性能参考设计主要介绍Altera®PCIExpressMegaCore®功能硬核IP实现的性能。设计包括高性能链直接存储器访问(DMA)功能,它在Stratix®IVGXFPGA或者Arria®IIGX内部存储器和系统存储器之间实现数据传送。参考设计包括基于WindowsXP的应用软件,用于建立DMA传送。应用软件还测量并显示传送性能。您可以利用该参考设计来评估PCIExpress协议在StratixIVGX或者ArriaIIGX器件中采用硬核IP实现的性能。AN456:PCIExpress高性能参考设计引言PCIExpress高性能参考设计主要介绍AlteraPCIExpressMegaCore功能硬核IP实现的性能。设计包括高性能链直接存储器访问(DMA)功能,它在StratixIVGXFPGA或者ArriaIIGX内部存储器和系统存储器之间实现数据传送。参考设计包括基于WindowsXP的应用软件,用于建立DMA传送。应用软件还测量并显示传送性能。您可以利用该参考设计来评估PCIExpress协议在StratixIVGX或者ArriaIIGX器件中采用硬核IP实现的性能。Altera同时以硬核IP和软核IP的形式提供PCIExpressMegaCore功能。以根端口或者端点的形式实现硬核IP。硬核IP符合PCIExpress基本规范1.1和2.0。软核IP只能以端点的形式实现。它符合PCIExpress基本规范1.0a和1.1。本应用笔记还包括计算PCIExpressMegaCore功能吞吐量的教程,以及运行链DMA设计实例的说明。这一参考设计的链DMA是由PCIExpress编译器生成的链DMA实例。PCIEx……
广告