标签: 倒装芯片

工程师在倒装芯片设计中经常使用重新布线层(RDL)将I/O焊盘重新分配到凸点焊盘，整个过程不会改变I/O焊盘布局。然而，传统布线能力可能不足以处理大规模的设计，因为在这些设计中重新布线层可能非常拥挤，特别是在使用不是最优化的I/O凸点分配方法情况下。这种情况下即使采用人工布线，在一个层内也不可能完成所有布线。 随着对更多输入/输出(I/O)要求的提高，传统线绑定封装将不能有效支持上千的I/O。倒装芯片装配技术被广泛用于代替线绑定技术，因为它不仅能减小芯片面积，而且支持多得多的I/O。倒装芯片还能极大地减小电感，从而支持高速信号，并拥有更好的热传导性能。倒装芯片球栅阵列(FCBGA)也被越来越多地用于高I/O数量的芯片。 图1：倒装芯片横截面：信号线经过包括重新布线层在内的三个面。 重新布线层(RDL)是倒装芯片组件中芯片与封装之间的接口界面(图1)。重新布线层是一个额外的金属层，由核心金属顶部走线组成，用于将裸片的I/O焊盘向外绑定到诸如凸点焊盘等其它位置。凸点通常以栅格图案布置，每个凸点都浇铸有两个焊盘(一个在顶部，一个在底部)，它们分别连接重新布线层和封装基板。因此重新布线层被用作连接I/O焊盘和凸点焊盘的层。 图2：自由分配(FA)和预分配(PA)是两种焊盘分配方法。外围I/O(PI/O)和区域I/O(AI/O)是两种倒装芯片结构。 【分页导航】 第1页： 倒装芯片装配技术代替线绑定技术 第2页： 倒装芯片结构与焊盘分配 第3页： 实用的重新布线层布线方案 第4页： 替代性框架 第5页： 术语定义 第6页： 验证有效性及本文小结 《电子技术设计》网站版权所有，谢绝转载 倒装芯片结构与焊盘分配 以往研究已经明确了两种倒装芯片结构和两种焊盘分配方法，如图2所示。自由分配(FA)和预分配(PA)是两种焊盘分配方法，而外围I/O(PI/O)和区域I/O(AI/O)是两种倒装芯片结构。 两种焊盘分配方法的区别在于凸点焊盘和I/O焊盘之间的映射是否定义为输入。自由分配的问题是，每个I/O焊盘都可以自由分配到任意凸点焊盘，因此分配与布线需要一起考虑。而对预分配来说，每个I/O焊盘必须连接指定的凸点焊盘，因此需要解决复杂的交叉连接问题。预分配问题的解决比自动分配要难，但对设计师来说则更加方便。 两种倒装芯片结构分别代表不同的I/O布局图案。AI/O和PI/O的挑战分别在于将I/O放在中心区域和将I/O放在裸片外围。目前PI/O更加流行，因为它简单，设计成本低，虽然AI/O理论上可以提供更好的性能。 图3给出了一个PI/O例子。外围一圈绿色矩形代表I/O焊盘。红色和黄色圆圈代表电源和地凸点，而蓝色圆圈代表信号凸点。位于裸片中央的那些电源/地凸点被分类为网状类型，信号凸点被分类为栅格类型。 图3：重新布线层顶视图，图中显示了栅格图案的凸点焊盘和外围的I/O焊盘。 上述所有工作都集中在单层布线。它们将布线限制在一个金属层，每个网络都必须在这个层完成布线。一般的目标是尽可能地减少走线长度。优化算法需要在布通率为100%的前提下完成。这种方法被证明可以很好地解决每种重新布线层的布线问题，前提是存在单层解决方案。 【分页导航】 第1页： 倒装芯片装配技术代替线绑定技术 第2页： 倒装芯片结构与焊盘分配 第3页： 实用的重新布线层布线方案 第4页： 替代性框架 第5页： 术语定义 第6页： 验证有效性及本文小结 《电子技术设计》网站版权所有，谢绝转载 实用的重新布线层布线方案 重新布线层布线和凸点分配都是额外的实现任务，它们有助于设计从线绑定过渡到倒装芯片。凸点分配的意思是将每个凸点分配到指定的I/O焊盘。由于对大多数设计来说I/O焊盘位于裸片外围，因此飞线和信号走线看起来像是从芯片中心到四周边界的网状图案。 图3显示的是一个使用两层重新布线层的真实比例设计例子。金属层10(M10)和金属层9(M9)完成所有信号网络布线，并分别实现电源/地(PG)网格和电源布线。通常有数量众多的信号网络需要布线。凸点焊盘的占用面积比较大，在布线阶段常被认为是影响布线的障碍。 图4：拥挤的重新布线层的布线解决方案。 图4(a)显示了一个拥挤的重新布线层例子，其中netA、netB……netF这6条网络显示为飞线。这种设计如此拥塞，以致于在单个层(如M10)上根本不可能达到100%的布通率。一种解决方案是增加重新布线层(如M10)的面积。这相当于增加裸片尺寸，如图4(b)所示。另外一种解决方案是再增加一层重新布线层(如M11)，如图4(c)所示。虽然从工程角度看具有实际可操作性，但从成本角度看两种解决方案都是不可接受的。 【分页导航】 第1页： 倒装芯片装配技术代替线绑定技术 第2页： 倒装芯片结构与焊盘分配 第3页： 实用的重新布线层布线方案 第4页： 替代性框架 第5页： 术语定义 第6页： 验证有效性及本文小结 《电子技术设计》网站版权所有，谢绝转载 替代性框架 一种更实用的选项是被称为伪单层布线的概念，它要占用已有金属层(如M9)上的一小块区域。如果所占用的区域用于非性能关键功能，这种方法就具有可操作性，并且极具成本效益。 在图4(d)中，M9的一些区域(粉色区域)被用来完成布线。这里我们假设边界线(打点的灰线)和裸片边界之间的区域用于辅助布线。伪单层布线方法规避了成本问题，而且降低了拥挤布线的难度。虽然前述工作集中于单层布线，但伪单层布线在小块区域内使用了两层布线。 这种方法适用于重新布线层，因为M9通常用于连接电源地和I/O焊盘，而且最重要的M9功能是将电源平均分配到内核中的每个逻辑门。结果M9外围区域的重要性就没有中心区域高，使得信号网络能够与电源地网络共享M9外围区域。 图5：分别位于第9层和第10层的第一和第二个重新布线层。电源地网放置在M_inner^L9。可布线的区域是M_outer^L10 ∪ M_inner^L10 ∪ M_outer^L9。 重新布线层布线的问题表现在连接凸点焊盘Bi和输入/输出焊盘Oi之间的网络Ni。第一和第二个重新布线层分别是M9和M10，见图5。我们根据边界线将这个区域命名为内部/外部区域。整个重新布线层被划分为4个区：M_inner^L9、M_outer^L9、M_inner^L10和M_outer^L10。 【分页导航】 第1页： 倒装芯片装配技术代替线绑定技术 第2页： 倒装芯片结构与焊盘分配 第3页： 实用的重新布线层布线方案 第4页： 替代性框架 第5页： 术语定义 第6页： 验证有效性及本文小结 《电子技术设计》网站版权所有，谢绝转载 术语定义 ● 可布线区(伪单层)：M_outer^L10 ∪ M_inner^L10 ∪ M_outer^L9 ● 外部区：M_outer^L10 ∪ M_outer^L9 ● 内部区：M_inner^L9 ∪ M_inner^L10 伪单层重新布线层的布线问题是在可布线区内完成网络Ni的Bi和Oi的实际连线，并最大限度地减小内部区的面积。这也意味着边界线不是固定的。解决方案就是要确定边界线的位置。 我们的伪单层布线算法共有4步：第一步是区域性层分配、可移动的引脚分配和版图抽取。第二步是完成从一个凸点焊盘到一个引脚的网络布线。第三步是确定使用哪根线。第四步是完成从I/O焊盘到引脚的布线。图6显示了完成可移动引脚分配流程的简单例子。第一步最重要。好的可移动引脚分配能最大限度地减少重新布线层走线。 图6：这个简单例子解释了布线流程：(a)区域性层分配，可移动引脚的分配以及版图抽取。步骤(b)和(d)描述了使用哪根线以及使用通道布线完成从I/O焊盘到引脚的布线。(e)展示了重新映射进原始版图的布线结果。 图7：可移动引脚分配的两个版本:(a)从单边排序的可移动引脚分配。(b)使用凸点引脚选择算法的可移动引脚分配。凸点引脚选择算法可以实现更少走线的布线结果。 图7显示了两种可移动引脚分配方法。第一个版本从同一边完成每排凸点的可移动引脚分配，因此引脚顺序和凸点顺序是相同的。这种方法可以快速完成可移动引脚分配，但缺点是顺序被凸点排固定了。如果凸点顺序不理想，就会产生大量的走线。 第二个也是推荐的方法是引脚选择算法，如图8所示。第一步产生所有可能的可移动引脚顺序，并在没有任何交叉网络的情况下完成从凸点到引脚的布线。第二步是按照最少交叉数量的原则从第一步选择可移动引脚顺序。凸点选择算法确保凸点到引脚连接没有任何交叉，引脚到焊盘的交叉数量最少。在使用凸点选择算法后，再由通道布线算法完成从引脚到I/O焊盘的布线，并确定走线数量，分配走线资源。最后将布线结果重新映射到原始版图，完成伪单层的重新布线层布线。 图8：凸点选择算法。(a)产生可移动的引脚顺序。(b)选择可尽量减少可移动引脚和I/O焊盘间交叉连接的引脚顺序。 【分页导航】 第1页： 倒装芯片装配技术代替线绑定技术 第2页： 倒装芯片结构与焊盘分配 第3页： 实用的重新布线层布线方案 第4页： 替代性框架 第5页： 术语定义 第6页： 验证有效性及本文小结 《电子技术设计》网站版权所有，谢绝转载 验证有效性 上述框架结构已经在一个大规模的商业项目中实现。首先，芯片被分为4个区：W、N、E和S。每个区包含100个以上的信号凸点。针对每个区，我们的布线器可以在不到5秒的时间内产生结果并完成命令脚本的下载。通过在Encounter Digital Implementation (EDI)中提交这些脚本就完成了物理布线。这个结果也可以用任何引脚至引脚布线器实现，因为所有引脚位置都分配好了。设计规则检查(DRC)判断所有结果都是好的。布线结果见图6和图7，同时总结在表I中，其中fcroute是在所定义的EDI中的倒装芯片布线器，p2proute是点到点布线器。由于没有签署披露协议，因此只显示了部分结果。 表I：布线结果小结。 本文小结 本文介绍了在伪单层上完成重新布线层布线的一种方法，这种方法可以用于太过拥塞以至于人工布线都无法实现单层解决方案的场合。伪单层布线方法提供了替代增加额外金属层或增加裸片尺寸的可行方法。成功的关键是区域性层分配、可移动的引脚分配和版图抽取。这些技术将重新布线层的布线问题转变成为典型的通道布线问题。利用这种方法可以做到百分之百的布通率，并且最大限度地减小了两层布线的面积。 参考文献 H.-C. Lee, Y.-W. Chang, P.-W. Lee, “Recent research development in flip-chip routing,” IEEE/ACM计算机辅助设计国际会议期刊, 第404-410页, 2010年。 J.-W. Fang ，Y.-W. Chang, “Area-I/O flip-chip routing for chip-package co-design,” IEEE/ACM 计算机辅助设计国际会议期刊, 第518-521页, 2008年。 作者简介 国立交通大学Tu-Hsiung Tsai，Hung-Ming Chen，创意电子股份有限公司Hung-Chun Li，Shi-Hao Chen： Tu-Hsiung Tsai于2006年获得位于台湾新竹的国立交通大学颁发的电子工程专业学士学位，现正在攻读电子工程系博士学位。他的研究兴趣包括数字电路布局、物理设计方法以及系统设计的协同设计流程。 Hung-Ming Chen于1993年获得位于台湾新竹的国立交通大学颁发的计算机科学与信息工程专业学士学位，并分别于1998年和2003年获得德州大学计算机科学专业的硕士和博士学位。他目前是国立交通大学电子工程系助理教授。陈博士还是ACM/IEEE ASP-DAC、IEEE SOCC、VLSI-DAT和ACM ISPD的技术程序委员会成员。他的研究兴趣包括数字和模拟电路的物理设计自动化、裸片外集成(片外EDA)和3D IC设计技术。 Hung-Chun Li曾在Cadence Design公司IC数字设计部门做过研发架构师，并曾是博通公司网络交换事业部、台积电设计服务事业部和ISSI公司非易失性存储器事业部的技术负责人。他目前是位于台湾新竹的创意电子(GUC)公司设计服务事业部总监，正领导创意电子公司设计流程研发团队开发先进技术节点(40nm/28nm)下的IC设计方法。 Shi-Hao Chen分别于1996年和1998年获得位于台湾中坜的中原大学电子工程系颁发的学士和硕士学位，并在2012年获得位于台湾新竹的国立清华大学计算机科学系博士学位。他目前是位于台湾新竹的创意电子(GUC)公司副总监。他的研究兴趣包括设计流程自动化、物理设计和低功耗设计方法。 【分页导航】 第1页： 倒装芯片装配技术代替线绑定技术 第2页： 倒装芯片结构与焊盘分配 第3页： 实用的重新布线层布线方案 第4页： 替代性框架 第5页： 术语定义 第6页： 验证有效性及本文小结 《电子技术设计》网站版权所有，谢绝转载

PCB板用倒装芯片装配技术 　　摘要：随着小型化高密度封装的出现，对高速与高精度装配的要求变得更加关键，相关的组装设备和工艺也更具先进性与高灵活性。由于倒装芯片比BGA或CSP具有更小的外形尺寸、更小的球径和球间距、它对植球工艺、基板技术、材料的兼容性、制造工艺，以及检查设备和方法提出了前所未有的挑战。 　　现今电子器件的小型化高密度封装形式越来越多，如多模块封装(MCM)、系统封装(SiP)、倒装芯片(FC，Flip-Chip)等应用得越来越多。这些技术的出现更加模糊了一级封装与二级装配之间的界线。毋庸置疑，随着小型化高密度封装的出现，对高速与高精度装配的要求变得更加关键，相关的组装设备和工艺也更具先进性与高灵活性。 　　由于倒装芯片比BGA或CSP具有更小的外形尺寸、更小的球径和球间距、它对植球工艺、基板技术、材料的兼容性、制造工艺，以及检查设备和方法提出了前所未有的挑战。 　　下面对这些要求进行具体分析： 　　1.对贴装压力控制的要求 　　考虑到 PCB板 用倒装芯片基材是比较脆的硅，若在取料、助焊剂浸蘸过程中施以较大的压力容易将其压裂，同时细小的焊凸在此过程中也容易压变形，所以尽量使用比较低的贴装压力。一般要求在150g左右。对于超薄形芯片，如0.3mm，有时甚至要求贴装压力控制在35g。 　　2.对贴装精度及稳定性的要求 　　对于球间距小到0.1mm的器件，需要怎样的贴装精度才能达到较高的良率？基板的翘曲变形，阻焊膜窗口的尺寸和位置偏差，以及机器的精度等，都会影响到最终的贴装精度。关于基板设计和制造的情况对于贴装的影响，我们在此不作讨论，这里我们只是来讨论机器的贴装精度。 　　3.芯片装配工艺对贴装设备的要求 　　为了回答上面的问题，我们来建立一个简单的假设模型： 　　1.假设PCB板用倒装芯片的焊凸为球形，基板上对应的焊盘为圆形，且具有相同的直径； 　　2.假设无基板翘曲变形及制造缺陷方面的影响； 　　3.不考虑Theta和冲击的影响； 　　4.在回流焊接过程中，器件具有自对中性，焊球与润湿面50%的接触在焊接过程中可以被“拉正”。 　　那么，基于以上的假设，直径25μm的焊球如果其对应的圆形焊盘的直径为50μm时，左右位置偏差(X轴)或 前后位置偏差(Y轴)在焊盘尺寸的50%，焊球都始终在焊盘上。对于焊球直径为25μm的PCB板用倒装芯片，工艺能力Cpk要达到1.33的话，要求机器的最小精度必须达到12μm。 　　4.对照像机和影像处理技术的要求 　　要处理细小焊球间距的PCB板用倒装芯片的影像，需要百万像素的数码像机。较高像素的数码像机有较高的放大倍率， 但是，像素越高视像区域(FOV)越小，这意味着大的器件可能需要多次“拍照”。照像机的光源一般为发光二极 管，分为侧光源、前光源和轴向光源，并可以单独控制。PCB板用倒装芯片的的成像光源采用侧光、前光，或两者结合。 　　那么，对于给定器件如何选择像机呢？这主要依赖图 像的算法。譬如，区分一个焊球需要N个像素，则区分球间距需要2N个像素。以环球仪器的贴片机上Magellan数码像机为例，其区分一个焊球需要4个像素，我们用来看不同的 焊球间隙所要求的最大的像素应该是多大，这便于我们根据不同的器件来选择相机，假设所有的影像是实际物体尺寸的75%。 　　PCB板用倒装芯片基准点(Fiducial)的影像处理与普通基准点相似。PCB板用倒装芯片的贴装往往除整板基准点外(GLOBAL fiducial)会使用局部基准点(Local fiducial)，此时的基 准点会较小(0.15—1.0mm)，像机的选择参照上面的方法。对于光源的选择需要斟酌，一般贴片头上的相机光源 都是红光，在处理柔性电路板上的基准点时效果很差，甚至找不到基准点，其原因是基准点表面(铜)的颜色和基板颜色非常接近，色差不明显。如果使用环球仪器的蓝色光源专利技术就很好的解决了此问题。 　　5.吸嘴的选择 　　由于PCB板用倒装芯片基材是硅，上表面非常平整光滑，最好选择头部是硬质塑料材料具多孔的ESD吸嘴。如果选择头部 为橡胶的吸嘴，随着橡胶的老化，在贴片过程中可能会粘连器件，造成贴片偏移或带走器件。 　　6.对助焊剂应用单元的要求 　　助焊剂应用单元是控制助焊剂浸蘸工艺的重要部分， 其工作的基本原理就是要获得设定厚度的稳定的助焊剂薄膜，以便于器件各焊球蘸取的助焊剂的量一致。 要精确稳定的控制助焊剂薄膜的厚度，同时满足高速浸蘸的要求，该助焊剂应用单元必须满足以下要求： 　　(1)可以满足多枚器件同时浸蘸助焊剂(如同时浸蘸4或7枚)提高产量； 　　(2)助焊剂用单元应该简单、易操作、易控制、易清洁； 　　(3)可以处理很广泛的助焊剂或锡膏，适合浸蘸工艺的 助焊剂粘度范围较宽，对于较稀和较粘的助焊剂都 要能处理，而且获得的膜厚要均匀； 　　(4)蘸取工艺可以精确控制，浸蘸的工艺参数因材料的不同而会有差异，所以浸蘸过程工艺参数必须可以单独控制，如往下的加速度、压力、停留时间、向上的加速度等。 　　7.对供料器的要求 　　要满足批量高速高良率的生产，供料技术也相当关键。PCB板用倒装芯片的包装方式主要有这么几种：2×2或4×4英 JEDEC盘、200mm或300mm圆片盘(Wafer)、还有 卷带料盘(Reel)。对应的供料器有：固定式料盘供料器 (Stationary tray feeder)，自动堆叠式送料器(Automated stackable feeder)，圆片供料器(Wafer feeder)，以及带式供料器。 　　所有这些供料技术必须具有精确高速供料的能力，对于圆片供料器还要求其能处理多种器件包装方式，譬如： 器件包装可以是JEDEC盘、或裸片，甚至完成芯片在机器内完成翻转动作。 　　下面我们来举例说明一下Unovis的裸晶供料器(DDF Direct Die Feeder)的特点： 　　·可用于混合电路或感应器、 多芯片模组、系统封装、RFID和3D装配； 　　·圆片盘可以竖着进料、节省空间，一台机器可以安装多台DDF； 　　·芯片可以在DDF内完成翻转； 　　·可以安装在多种贴片平台上。 　　8.对板支撑及定位系统的要求 　　有些PCB板用倒装芯片是应用在柔性电路板或薄型电路板上，这时候对基板的平整支撑非常关键。解决方案往往会用到 载板和真空吸附系统，以形成一个平整的支撑及精确的定位系统，满足以下要求： 　　(1)基板Z方向的精确支撑控制，支撑高度编程调节； 　　(2)提供客户化的板支撑界面； 　　(3)完整的真空发生器； 　　(4)可应用非标准及标准载板。 　　9.回流焊接及填料固化后的检查 　　对完成底部填充以后产品的检查有非破坏性检查和破坏性检查，非破坏性的检查有： 　　·利用光学显微镜进行外观检查，譬如检查填料在器件侧面爬升的情况，是否形成良好的边缘圆角，器件表面是否有脏污等； 　　·利用X射线检查仪检查焊点是否短路，开路，偏移，润湿情况，焊点内空洞等； 　　·电气测试(导通测试)，可以测试电气联结是否有 问题。对于一些采用菊花链设计的测试板，通过通断测试还可以确定焊点失效的位置； 　　·利用超声波扫描显微镜(C-SAM)检查底部填充后 其中是否有空洞、分层，流动是否完整。 　　破坏性的检查可以对焊点或底部填料进行切片，结合光学显微镜，金相显微镜或电子扫描显微镜和能谱分析仪(SEM/EDX)，检查焊点的微观结构，例如，微裂纹/微孔，锡结晶，金属间化合物，焊接及润湿情况，底部填充 是否有空洞、裂纹、分层、流动是否完整等。 　　完成回流焊接及底部填充工艺后的产品常见缺陷有：焊点桥连/开路、焊点润湿不良、焊点空洞/气泡、焊点开裂/脆裂、底部填料和芯片分层和芯片破裂等。对于底部填充是否完整，填料内是否出现空洞，裂纹和分层现象，需要超声波扫描显微镜(C-SAM)或通过与芯片底面平行的 切片(Flat section)结合显微镜才能观察到，这给检查此类缺陷增加了难度。 　　底部填充材料和芯片之间的分层往往发生在应力最大 器件的四个角落处或填料与焊点的界面。 　　本文总结 　　PCB板用倒装芯片在产品成本、性能及满足高密度封装等方面，体现出优势，它的应用也渐渐成为主流。由于PCB板用倒装芯片的尺寸小，要保证高精度高产量高重复性，这给我们传统的设备及工艺带来了挑战，具体表现在以下几个方面： 　　1.基板(硬板或软板)的设计方面； 　　2.组装及检查设备方面； 　　3.制造工艺,芯片的植球工艺，PCB的制造工艺，SMT工艺； 　　4.材料的兼容性。 　　全面了解以上问题是成功进行PCB板用倒装芯片组装工艺的基础。