所需E币: 5
时间: 2020-1-13 10:06
大小: 423.34KB
2005半导体学报-CMOS工艺中GG_NMOS结构ESD保护电路设计第26卷第8期2005年8月半导体学报CHINESEJOURNALOFSEMICONDUCTORSVol.26No.8Aug.,2005CMOS工艺中GG2NMOS结构ESD保护电路设计3杜鸣郝跃朱志炜(西安电子科技大学微电子学院,宽禁带半导体材料与器件教育部重点实验室,西安710071)摘要:采用GG2NMOS结构的ESD保护电路的工作原理和对其进行的ESD实验,提出了一种保护电路的栅耦合技术方案,并达到了预期效果.通过实验可以看出其性能达到了人体放电模式的2级标准.在模拟的基础上可确定损伤的机理和位置,从而给出了由ESD导致的栅氧化层损伤的微观机制.关键词:ESD;GG2NMOS;人体放电模式;栅耦合PACC:7360F;6120J;8240Q中图分类号:TN386文献标识码:A文章编号:025324177(2005)08216192041引言ESD(electrostaticdischarge)是当今MOS集2ESD保护电路及其工作原理一个好的片内保护电路应该能够可以抵抗多次ESD应力;还应该具有足够快的开启速度以及低的开启电阻,以保证在ESD事件发生时,能够快速的将电压钳位,使得相应的被保护电路不受损伤[7,8].此外,保护电路还应该具有独立性,在被保护电路工作时,保护电路应该是高阻状态,不影响被保护内部电路的正常工作.本文的ESD保护电路,是采用μm标准CMOS工艺(加ESD注入工艺)……